DS50003319C-13 Ethernet HDMI TX IP
Panduan Pengguna HDMI TX IP
Perkenalan (Berikan pertanyaan)
IP pemancar Antarmuka Multimedia Definisi Tinggi (HDMI) Microchip mendukung transmisi data paket video dan audio yang dijelaskan dalam spesifikasi standar HDMI.
HDMI menggunakan Transition Minimized Differential Signaling (TMDS) untuk mengirimkan data digital dalam jumlah besar secara efisien melalui jarak kabel yang diperpanjang, memastikan transmisi sinyal digital berkecepatan tinggi, serial, dan andal. Tautan TMDS terdiri dari satu saluran jam dan tiga saluran data. Jam piksel video ditransmisikan pada saluran jam TMDS, yang membantu menjaga sinyal tetap sinkron. Data video dibawa sebagai piksel 24-bit pada tiga saluran data TMDS, dimana setiap saluran data ditetapkan untuk komponen warna merah, hijau, dan biru. Data audio dibawa sebagai paket 8-bit pada saluran TMDS hijau dan merah.
Encoder TMDS memungkinkan transmisi data serial dengan kecepatan tinggi, sekaligus meminimalkan potensi Interferensi Elektromagnetik (EMI) melalui kabel tembaga dengan meminimalkan jumlah transisi (mengurangi interferensi antar saluran), dan mencapai keseimbangan Arus Searah (DC), pada kabel , dengan menjaga jumlah angka satu dan nol pada garis hampir sama.
HDMI TX IP dirancang untuk digunakan bersama dengan PolarFire® Transceiver perangkat SoC dan PolarFire. IP tersebut kompatibel dengan HDMI 1.4 dan HDMI 2.0, yang mendukung hingga 60 frame per detik, dengan bandwidth maksimum 18 Gbps. IP menggunakan encoder TMDS yang mengubah data video 8-bit per saluran dan paket audio menjadi DC 10-bit yang seimbang, dan urutan transisi yang diminimalkan. Kemudian ditransmisikan secara serial dengan kecepatan 10-bit per piksel, per saluran. Selama periode pengosongan video, token kontrol dikirimkan. Token ini dihasilkan berdasarkan sinyal hsync dan vsync. Selama periode pulau data, paket audio ditransmisikan sebagai paket 10-bit pada saluran merah dan hijau.
Panduan Pengguna
DS50003319C – 1
© 2024 Microchip Technology Inc. dan anak perusahaannya
Ringkasan
Tabel berikut memberikan ringkasan karakteristik HDMI TX IP.
Tabel 1. Karakteristik IP HDMI TX
|
Versi Inti |
Panduan pengguna ini mendukung HDMI TX IP v5.2.0 |
|
Didukung Keluarga Perangkat |
• Api Kutub® SoC • Api Kutub |
|
Alur Alat yang Didukung |
Membutuhkan Libero® SoC v11.4 atau rilis lebih baru |
|
Didukung Antarmuka |
Antarmuka yang didukung oleh HDMI TX IP adalah: • Aliran AXI4 – Inti ini mendukung AXI4-Stream ke port input. Saat dikonfigurasi dalam mode ini, IP mengambil sinyal keluhan standar AXI4 Stream sebagai input. • Antarmuka Konfigurasi AXI4-Lite – Core ini mendukung antarmuka konfigurasi AXI4-Lite untuk kebutuhan 4Kp60. Dalam mode ini, input IP dipasok dari SoftConsole. • Warga asli – Saat dikonfigurasi dalam mode ini, IP mengambil sinyal video dan audio asli sebagai input. |
|
Lisensi |
HDMI TX IP disediakan dengan dua opsi lisensi berikut: • Terenkripsi: Kode RTL terenkripsi lengkap disediakan untuk inti. Ini tersedia secara gratis dengan lisensi Libero apa pun, memungkinkan inti untuk dipakai dengan SmartDesign. Anda dapat melakukan Simulasi, Sintesis, Tata Letak, dan memprogram silikon FPGA menggunakan rangkaian desain Libero. • Bahasa Indonesia: RTL: Kode sumber RTL lengkap adalah lisensi yang dikunci, yang perlu dibeli secara terpisah. |
Fitur
HDMI TX IP memiliki beberapa fitur berikut:
• Kompatibel untuk HDMI 2.0 dan 1.4b
• Mendukung satu atau empat simbol/piksel per input jam
• Mendukung Resolusi hingga 3840 x 2160 pada 60 fps
• Mendukung kedalaman warna 8, 10, 12, dan 16-bit
• Mendukung format warna seperti RGB, YUV 4:2:2, dan YUV 4:4:4
• Mendukung audio hingga 32 saluran
• Mendukung Skema Pengkodean – TMDS
• Mendukung antarmuka Data Video dan Audio Streaming Asli dan AXI4
• Mendukung antarmuka Konfigurasi Asli dan AXI4-Lite untuk modifikasi parameter
Petunjuk Instalasi
Inti IP harus diinstal ke Katalog IP Libero® Perangkat lunak SoC secara otomatis melalui fungsi pembaruan Katalog IP di perangkat lunak Libero SoC, atau diunduh secara manual dari katalog. Setelah inti IP diinstal di Katalog IP perangkat lunak Libero SoC, inti tersebut dikonfigurasi, dihasilkan, dan dipakai dalam SmartDesign untuk dimasukkan dalam proyek Libero.
Panduan Pengguna
DS50003319C – 2
© 2024 Microchip Technology Inc. dan anak perusahaannya
Pemanfaatan Sumber Daya (Berikan pertanyaan)
HDMI TX IP diimplementasikan di PolarFire® FPGA (Paket MPF300T – 1FCG1152I).
Tabel berikut mencantumkan sumber daya yang digunakan ketika g_PIXELS_PER_CLK = 1PXL.
Tabel 2. Pemanfaatan Sumber Daya untuk 1PXL
|
|
g_COLOR_FORMAT g_BITS_PER_COMPONENT (Bit) |
g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Kain |
|
4LUT |
Kain DFF |
Antarmuka 4LUT |
Antarmuka DFF |
uSRAM (64×12) |
|
Bahasa Inggris: RGB |
8 |
Memungkinkan |
Cacat |
787 |
514 |
108 |
108 |
9 |
|
Cacat |
Cacat |
819 |
502 |
108 |
108 |
9 |
||
|
10 |
Cacat |
Cacat |
1070 |
849 |
156 |
156 |
13 |
|
|
12 |
Cacat |
Cacat |
1084 |
837 |
156 |
156 |
13 |
|
|
16 |
Cacat |
Cacat |
1058 |
846 |
156 |
156 |
13 |
|
|
YCbCr422 |
8 |
Cacat |
Cacat |
696 |
473 |
96 |
96 |
8 |
|
YCbCr444 |
8 |
Cacat |
Cacat |
819 |
513 |
108 |
108 |
9 |
|
10 |
Cacat |
Cacat |
1068 |
849 |
156 |
156 |
13 |
|
|
12 |
Cacat |
Cacat |
1017 |
837 |
156 |
156 |
13 |
|
|
16 |
Cacat |
Cacat |
1050 |
845 |
156 |
156 |
13 |
Tabel berikut mencantumkan sumber daya yang digunakan ketika g_PIXELS_PER_CLK = 4PXL.
Tabel 3. Pemanfaatan Sumber Daya untuk 4PXL
|
|
g_COLOR_FORMAT g_BITS_PER_COMPONENT (Bit) |
g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Kain |
|
4LUT |
Kain DFF |
Antarmuka 4LUT |
Antarmuka DFF |
uSRAM (64×12) |
|
Bahasa Inggris: RGB |
8 |
Cacat |
Memungkinkan |
4078 |
2032 |
144 |
144 |
12 |
|
Memungkinkan |
Cacat |
1475 |
2269 |
144 |
144 |
12 |
||
|
Cacat |
Cacat |
1393 |
1092 |
144 |
144 |
12 |
||
|
10 |
Cacat |
Cacat |
2151 |
1635 |
264 |
264 |
22 |
|
|
12 |
Cacat |
Cacat |
1909 |
1593 |
264 |
264 |
22 |
|
|
16 |
Cacat |
Cacat |
1645 |
1284 |
264 |
264 |
22 |
|
|
YCbCr422 |
8 |
Cacat |
Cacat |
1265 |
922 |
144 |
144 |
12 |
|
YCbCr444 |
8 |
Cacat |
Cacat |
1119 |
811 |
144 |
144 |
12 |
|
10 |
Cacat |
Cacat |
2000 |
1627 |
264 |
264 |
22 |
|
|
12 |
Cacat |
Cacat |
1909 |
1585 |
264 |
264 |
22 |
|
|
16 |
Cacat |
Cacat |
1604 |
1268 |
264 |
264 |
22 |
Panduan Pengguna
DS50003319C – 3
© 2024 Microchip Technology Inc. dan anak perusahaannya
Konfigurasi IP HDMI TX
1. Konfigurasi IP HDMI TX (Berikan pertanyaan)
Bagian ini menyediakan informasi lebih lanjutview antarmuka HDMI TX Configurator dan berbagai komponennya.
Konfigurator HDMI TX menyediakan antarmuka grafis untuk mengatur inti HDMI TX untuk kebutuhan transmisi video tertentu. Konfigurator ini memungkinkan pengguna untuk memilih parameter seperti Bit Per Komponen, Format Warna, Jumlah Piksel, Mode Audio, Antarmuka, Testbench, dan Lisensi. Penting untuk menyesuaikan pengaturan ini dengan benar untuk memastikan transmisi data video yang efektif melalui HDMI.
Antarmuka HDMI TX Configurator terdiri dari berbagai menu tarik-turun dan opsi yang memungkinkan pengguna menyesuaikan pengaturan transmisi HDMI. Konfigurasi utama dijelaskan dalam Tabel 3-1.
Gambar berikut memberikan rinciannya view dari antarmuka Konfigurator HDMI TX.
Gambar 1-1. Konfigurasi IP HDMI TX
Antarmukanya juga menyertakan tombol OK dan Batal untuk mengonfirmasi atau membuang konfigurasi yang dibuat.
Panduan Pengguna
DS50003319C – 5
© 2024 Microchip Technology Inc. dan anak perusahaannya
Implementasi Perangkat Keras
2. Implementasi Perangkat Keras (Berikan pertanyaan)
Pemancar HDMI (TX) terdiri dari dua stagadalah:
• Operasi XOR/XNOR, yang meminimalkan jumlah transisi
• INV/NONINV, yang meminimalkan disparitas (keseimbangan DC). Dua bit tambahan ditambahkan pada s initage operasi. Data kontrol (hsync dan vsync) dikodekan ke 10 bit dalam empat kemungkinan kombinasi untuk membantu penerima menyinkronkan jamnya dengan jam pemancar. Transceiver harus digunakan bersama dengan HDMI TX IP untuk membuat serialisasi 10 bit (mode 1 piksel) atau 40 bit (mode 4 piksel).
Konfigurator juga menampilkan representasi inti HDMI Tx, berlabel HDMI_TX_0, yang menunjukkan berbagai koneksi input dan output yang dihubungkan dengan inti. Ada tiga mode untuk antarmuka HDMI TX dan dijelaskan sebagai berikut:
Mode Format Warna RGB
Port HDMI TX IP untuk satu piksel per jam saat mode audio diaktifkan dan format Warna adalah RGB untuk PolarFire® perangkat ditunjukkan pada gambar berikut. Representasi visual port inti HDMI Tx sebagai berikut:
• Sinyal jam kontrol adalah R_CLK_LOCK, G_CLK_LOCK, dan B_CLK_LOCK. Sinyal Jam adalah R_CLK_I, G_CLK_I, dan B_CLK_I.
• Saluran data termasuk DATA_R_I, DATA_G_I, dan DATA_B_I.
• Sinyal Data Tambahan adalah AUX_DATA_R_I dan AUX_DATA_G_I.
Gambar 2-1. Diagram Blok IP HDMI TX (Format Warna RGB)
Untuk informasi lebih lanjut tentang sinyal I/O untuk format warna RGB, lihat Tabel 3-2.
Mode Format Warna YCbCr444
Port HDMI TX IP untuk satu piksel per jam ketika mode audio diaktifkan dan format Warna adalah YCbCr444 ditunjukkan pada gambar berikut. Representasi visual port inti HDMI Tx sebagai berikut:
• Sinyal kendali adalah Y_CLK_LOCK, Cb_CLK_LOCK, dan Cr_CLK_LOCK.
• Sinyal jam adalah Y_CLK_I, Cb_CLK_I, dan Cr_CLK_I.
Panduan Pengguna
DS50003319C – 6
© 2024 Microchip Technology Inc. dan anak perusahaannya
Implementasi Perangkat Keras
• Saluran data termasuk DATA_Y_I, DATA_Cb_I, dan DATA_Cr_I.
• Sinyal input Data Tambahan adalah AUX_DATA_Y_I dan AUX_DATA_C_I.
Gambar 2-2. Diagram Blok IP HDMI TX (Format Warna YCbCr444)
Untuk informasi selengkapnya tentang sinyal I/O untuk format warna YCbCr444, lihat Tabel 3-6. Mode Format Warna YCbCr422
Port HDMI TX IP untuk satu piksel per jam ketika mode audio diaktifkan dan format Warna adalah YCbCr422 ditunjukkan pada gambar berikut. Representasi visual port inti HDMI Tx sebagai berikut:
• Sinyal kontrol adalah LANE1_CLK_LOCK, LANE2_CLK_LOCK, dan LANE3_CLK_LOCK. • Sinyal jam adalah LANE1_CLK_I, LANE2_CLK_I, dan LANE3_CLK_I.
• Saluran data termasuk DATA_Y_I dan DATA_C_I.
Panduan Pengguna
DS50003319C – 7
© 2024 Microchip Technology Inc. dan anak perusahaannya
Implementasi Perangkat Keras
Gambar 2-3. Diagram Blok IP HDMI TX (Format Warna YCbCr422)
Untuk informasi selengkapnya tentang sinyal I/O untuk format warna YCbCr422, lihat Tabel 3-7 Panduan Pengguna
DS50003319C – 8
© 2024 Microchip Technology Inc. dan anak perusahaannya
Parameter HDMI TX dan Sinyal Antarmuka
3. Parameter HDMI TX dan Sinyal Antarmuka (Berikan pertanyaan)
Bagian ini membahas parameter dalam konfigurator HDMI TX GUI dan sinyal I/O. 3.1 Parameter Konfigurasi (Berikan pertanyaan)
Tabel berikut mencantumkan parameter konfigurasi di HDMI TX IP.
Tabel 3-1. Parameter Konfigurasi
|
Nama Parameter |
Keterangan |
|
Format Warna |
Mendefinisikan ruang warna. Mendukung format warna berikut: • Warna RGB • YCbCr422 • YCbCr444 |
|
Jumlah bit per komponen |
Menentukan jumlah bit per komponen warna. Mendukung 8, 10, 12, dan 16 bit per komponen. |
|
Jumlah Piksel |
Menunjukkan jumlah piksel per masukan jam: • Piksel per jam = 1 • Piksel per jam = 4 |
|
Dukungan 4Kp60 |
Dukungan untuk resolusi 4K pada 60 frame per detik: • Ketika 1, dukungan 4Kp60 diaktifkan • Ketika 0, dukungan 4Kp60 dinonaktifkan |
|
Mode Audio |
Mengonfigurasi mode transmisi audio. Data audio untuk saluran R dan G: • Aktif • Cacat |
|
Antarmuka |
Aliran asli dan AXI |
|
bangku tes |
Memungkinkan pemilihan lingkungan testbench. Mendukung opsi testbench berikut: • Pengguna • Tidak ada |
|
Lisensi |
Menentukan jenis lisensi. Menyediakan dua opsi lisensi berikut: • Bahasa Indonesia • Terenkripsi |
3.2 Pelabuhan (Berikan pertanyaan)
Tabel berikut mencantumkan port input dan output HDMI TX IP untuk antarmuka Asli ketika mode Audio diaktifkan dan format Warna adalah RGB.
Tabel 3-2. Sinyal Masukan dan Keluaran
|
Nama Sinyal |
Arah |
Lebar |
Keterangan |
|
SYS_CLK_I |
Masukan |
1-sedikit |
Jam sistem, biasanya jam yang sama dengan pengontrol tampilan |
|
RESET_N_I |
Masukan |
1-sedikit |
Sinyal reset aktif-rendah asinkron |
|
VIDEO_DATA_VALID_I |
Masukan |
1-sedikit |
Input data video valid |
|
AUDIO_DATA_VALID_I |
Masukan |
1-sedikit |
Input data paket audio valid |
|
R_CLK_I |
Masukan |
1-sedikit |
Jam TX untuk saluran “R” dari XCVR |
|
R_CLK_LOCK |
Masukan |
1-sedikit |
TX_CLK_STABLE untuk saluran R dari XCVR |
|
G_CLK_I |
Masukan |
1-sedikit |
Jam TX untuk saluran “G” dari XCVR |
|
G_CLK_LOCK |
Masukan |
1-sedikit |
TX_CLK_STABLE untuk saluran G dari XCVR |
|
B_CLK_I |
Masukan |
1-sedikit |
Jam TX untuk saluran “B” dari XCVR |
Panduan Pengguna
DS50003319C – 9
© 2024 Microchip Technology Inc. dan anak perusahaannya
Parameter HDMI TX dan Sinyal Antarmuka
|
………..lanjutan Deskripsi Lebar Arah Nama Sinyal |
|||
|
B_CLK_LOCK |
Masukan |
1-sedikit |
TX_CLK_STABLE untuk saluran B dari XCVR |
|
H_SYNC_I |
Masukan |
1-sedikit |
Pulsa sinkronisasi horizontal |
|
V_SYNC_I |
Masukan |
1-sedikit |
Pulsa sinkronisasi vertikal |
|
PACKET_HEADER_I |
Masukan |
PIXELS_PER_CLK*1 |
Header paket untuk data paket audio |
|
DATA_R_I |
Masukan |
PIXELS_PER_CLK*8 |
Masukkan data “R”. |
|
DATA_G_I |
Masukan |
PIXELS_PER_CLK*8 |
Masukkan data “G”. |
|
DATA_B_I |
Masukan |
PIXELS_PER_CLK*8 |
Masukkan data “B”. |
|
AUX_DATA_R_I |
Masukan |
PIXELS_PER_CLK*4 |
Data saluran paket audio “R”. |
|
AUX_DATA_G_I |
Masukan |
PIXELS_PER_CLK*4 |
Data saluran paket audio “G”. |
|
TMDS_R_O |
Keluaran |
PIXELS_PER_CLK*10 |
Data “R” yang dikodekan |
|
TMDS_G_O |
Keluaran |
PIXELS_PER_CLK*10 |
Data “G” yang dikodekan |
|
TMDS_B_O |
Keluaran |
PIXELS_PER_CLK*10 |
Data “B” yang dikodekan |
Tabel berikut mencantumkan port untuk antarmuka AXI4 Stream dengan Audio Enable.
Tabel 3-3. Port Input dan Output untuk Antarmuka Aliran AXI4
|
Jenis Nama Port |
|
Lebar |
Keterangan |
|
TDATA_I |
Masukan |
3*g_BITS_PER_COMPONENT*g_PIXELS_PER_CLK Masukkan data video |
|
|
TVALID_I |
Masukan |
1-sedikit |
Masukan video valid |
|
TREADY_O Keluaran 1-bit |
|
|
Sinyal siap budak keluaran |
|
TUSER_I |
Masukan |
PIXELS_PER_CLK*9 + 5 |
bit 0 = tidak terpakai bit 1 = VSYNC bit 2 = HSYNC bit 3 = tidak terpakai bit [3 + g_PIXELS_PER_CLK: 4] = Bit header paket [4 + g_PIXELS_PER_CLK] = Data audio valid bit [(5 * g_PIXELS_PER_CLK) + 4: (1*g_PIXELS_PER_CLK) + 5] = data Audio G bit [(9 * g_PIXELS_PER_CLK) + 4: (5*g_PIXELS_PER_CLK) + 5] = Data Audio R |
Tabel berikut mencantumkan port input dan output HDMI TX IP untuk antarmuka Asli ketika mode Audio dinonaktifkan.
Tabel 3-4. Sinyal Masukan dan Keluaran
|
Nama Sinyal |
Arah |
Lebar |
Keterangan |
|
SYS_CLK_I |
Masukan |
1-sedikit |
Jam sistem, biasanya jam yang sama dengan pengontrol tampilan |
|
RESET_N_I |
Masukan |
1-sedikit |
Sinyal reset aktif - rendah asinkron |
|
VIDEO_DATA_VALID_I |
Masukan |
1-sedikit |
Input data video valid |
|
R_CLK_I |
Masukan |
1-sedikit |
Jam TX untuk saluran “R” dari XCVR |
|
R_CLK_LOCK |
Masukan |
1-sedikit |
TX_CLK_STABLE untuk saluran R dari XCVR |
|
G_CLK_I |
Masukan |
1-sedikit |
Jam TX untuk saluran “G” dari XCVR |
|
G_CLK_LOCK |
Masukan |
1-sedikit |
TX_CLK_STABLE untuk saluran G dari XCVR |
|
B_CLK_I |
Masukan |
1-sedikit |
Jam TX untuk saluran “B” dari XCVR |
|
B_CLK_LOCK |
Masukan |
1-sedikit |
TX_CLK_STABLE untuk saluran B dari XCVR |
|
H_SYNC_I |
Masukan |
1-sedikit |
Pulsa sinkronisasi horizontal |
|
V_SYNC_I |
Masukan |
1-sedikit |
Pulsa sinkronisasi vertikal |
|
DATA_R_I |
Masukan |
PIXELS_PER_CLK*8 |
Masukkan data “R”. |
Panduan Pengguna
DS50003319C – 10
© 2024 Microchip Technology Inc. dan anak perusahaannya
Parameter HDMI TX dan Sinyal Antarmuka
|
………..lanjutan Deskripsi Lebar Arah Nama Sinyal |
|||
|
DATA_G_I |
Masukan |
PIXELS_PER_CLK*8 |
Masukkan data “G”. |
|
DATA_B_I |
Masukan |
PIXELS_PER_CLK*8 |
Masukkan data “B”. |
|
TMDS_R_O |
Keluaran |
PIXELS_PER_CLK*10 |
Data “R” yang dikodekan |
|
TMDS_G_O |
Keluaran |
PIXELS_PER_CLK*10 |
Data “G” yang dikodekan |
|
TMDS_B_O |
Keluaran |
PIXELS_PER_CLK*10 |
Data “B” yang dikodekan |
Tabel berikut mencantumkan port untuk antarmuka AXI4 Stream.
Tabel 3-5. Port Input dan Output untuk Antarmuka Aliran AXI4
|
Nama Pelabuhan |
Jenis |
Lebar |
Keterangan |
|
TDATA_I_VIDEO |
Masukan |
3*g_BITS_PER_COMPONENT*g_PIXELS_PER_CLK |
Masukkan data video |
|
TVALID_I_VIDEO |
Masukan |
1-sedikit |
Masukan video valid |
|
TREADY_O_VIDEO |
Keluaran |
1-sedikit |
Sinyal siap budak keluaran |
|
TUSER_I_VIDEO |
Masukan |
4 bit |
bit 0 = tidak terpakai bit 1 = VSYNC bit 2 = HSYNC bit 3 = tidak terpakai |
Tabel berikut mencantumkan port untuk mode YCbCr444 ketika mode audio diaktifkan.
Tabel 3-6. Input dan Output untuk Mode YCbCr444 dan Mode Audio Diaktifkan
|
Nama Sinyal |
Lebar Arah |
|
Keterangan |
|
SYS_CLK_I |
Masukan |
1-sedikit |
Jam sistem, biasanya jam yang sama dengan pengontrol tampilan |
|
RESET_N_I |
Masukan |
1-sedikit |
Sinyal reset aktif-rendah asinkron |
|
VIDEO_DATA_VALID_I Masukan |
|
1-sedikit |
Input data video valid |
|
Masukan AUDIO_DATA_VALID_I |
|
1-sedikit |
Input data paket audio valid |
|
Y_CLK_I |
Masukan |
1-sedikit |
Jam TX untuk saluran “Y” dari XCVR |
|
Y_CLK_LOCK |
Masukan |
1-sedikit |
TX_CLK_STABLE untuk saluran Y dari XCVR |
|
Cb_CLK_I |
Masukan |
1-sedikit |
Jam TX untuk saluran “Cb” dari XCVR |
|
Cb_CLK_LOCK |
Masukan |
1-sedikit |
TX_CLK_STABLE untuk saluran Cb dari XCVR |
|
Cr_CLK_I |
Masukan |
1-sedikit |
Jam TX untuk saluran “Cr” dari XCVR |
|
Cr_CLK_LOCK |
Masukan |
1-sedikit |
TX_CLK_STABLE untuk saluran Cr dari XCVR |
|
H_SYNC_I |
Masukan |
1-sedikit |
Pulsa sinkronisasi horizontal |
|
V_SYNC_I |
Masukan |
1-sedikit |
Pulsa sinkronisasi vertikal |
|
PACKET_HEADER_I |
Masukan |
PIXELS_PER_CLK*1 |
Header paket untuk data paket audio |
|
DATA_Y_I |
Masukan |
PIXELS_PER_CLK*8 |
Masukkan data “Y”. |
|
DATA_Cb_I |
Masukan |
PIXELS_PER_CLK*DATA_WIDTH Masukkan data “Cb”. |
|
|
DATA_Cr_I |
Masukan |
PIXELS_PER_CLK*DATA_WIDTH Masukkan data “Cr”. |
|
|
AUX_DATA_Y_I |
Masukan |
PIXELS_PER_CLK*4 |
Data saluran paket audio “Y”. |
|
AUX_DATA_C_I |
Masukan |
PIXELS_PER_CLK*4 |
Data saluran paket audio “C”. |
|
TMDS_R_O |
Keluaran |
PIXELS_PER_CLK*10 |
Data “Cb” yang dikodekan |
|
TMDS_G_O |
Keluaran |
PIXELS_PER_CLK*10 |
Data “Y” yang dikodekan |
|
TMDS_B_O |
Keluaran |
PIXELS_PER_CLK*10 |
Data “Cr” yang dikodekan |
Tabel berikut mencantumkan port untuk mode YCbCr422 ketika mode audio diaktifkan.
Panduan Pengguna
DS50003319C – 11
© 2024 Microchip Technology Inc. dan anak perusahaannya
Parameter HDMI TX dan Sinyal Antarmuka
Tabel 3-7. Input dan Output untuk Mode YCbCr422 dan Mode Audio Diaktifkan
|
Nama Sinyal |
Lebar Arah |
|
Keterangan |
|
SYS_CLK_I |
Masukan |
1-sedikit |
Jam sistem, biasanya jam yang sama dengan pengontrol tampilan |
|
RESET_N_I |
Masukan |
1-sedikit |
Aktif Asinkron -Sinyal reset rendah |
|
VIDEO_DATA_VALID_I Masukan |
|
1-sedikit |
Input data video valid |
|
LANE1_CLK_I |
Masukan |
1-sedikit |
Jam TX untuk saluran “jalur dari XCVE jalur 1” dari XCVR |
|
LANE1_CLK_LOCK |
Masukan |
1-sedikit |
TX_CLK_STABLE untuk jalur dari jalur XCVE 1 |
|
LANE2_CLK_I |
Masukan |
1-sedikit |
Jam TX untuk saluran “jalur dari XCVE jalur 2” dari XCVR |
|
LANE2_CLK_LOCK |
Masukan |
1-sedikit |
TX_CLK_STABLE untuk jalur dari jalur XCVE 2 |
|
LANE3_CLK_I |
Masukan |
1-sedikit |
Jam TX untuk saluran “jalur dari XCVE jalur 3” dari XCVR |
|
LANE3_CLK_LOCK |
Masukan |
1-sedikit |
TX_CLK_STABLE untuk jalur dari jalur XCVE 3 |
|
H_SYNC_I |
Masukan |
1-sedikit |
Pulsa sinkronisasi horizontal |
|
V_SYNC_I |
Masukan |
1-sedikit |
Pulsa sinkronisasi vertikal |
|
PACKET_HEADER_I |
Masukan |
PIXELS_PER_CLK*1 |
Header paket untuk data paket audio |
|
DATA_Y_I |
Masukan |
PIXELS_PER_CLK*DATA_WIDTH Masukkan data “Y”. |
|
|
DATA_C_I |
Masukan |
PIXELS_PER_CLK*DATA_WIDTH Masukkan data “C”. |
|
|
AUX_DATA_Y_I |
Masukan |
PIXELS_PER_CLK*4 |
Data saluran paket audio “Y”. |
|
AUX_DATA_C_I |
Masukan |
PIXELS_PER_CLK*4 |
Data saluran paket audio “C”. |
|
TMDS_R_O |
Keluaran |
PIXELS_PER_CLK*10 |
Data “C” yang dikodekan |
|
TMDS_G_O |
Keluaran |
PIXELS_PER_CLK*10 |
Data “Y” yang dikodekan |
|
TMDS_B_O |
Keluaran |
PIXELS_PER_CLK*10 |
Data yang dikodekan terkait dengan informasi sinkronisasi |
Panduan Pengguna
DS50003319C – 12
© 2024 Microchip Technology Inc. dan anak perusahaannya
Daftar Peta dan Deskripsi
4. Daftar Peta dan Deskripsi (Berikan pertanyaan)
|
Mengimbangi |
Nama |
Sedikit Pos. |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
ukuran 0x00 |
SCRAMBLER_IP_EN |
7:0 |
|
|
|
|
|
|
|
AWAL |
|
15:8 |
|
|
|
|
|
|
|
|
||
|
23:16 |
|
|
|
|
|
|
|
|
||
|
31:24 |
|
|
|
|
|
|
|
|
||
|
ukuran 0x04 |
XCVR_DATA_LANE_ 0_SEL |
7:0 |
|
|
|
|
|
|
MULAI[1:0] |
|
|
15:8 |
|
|
|
|
|
|
|
|
||
|
23:16 |
|
|
|
|
|
|
|
|
||
|
31:24 |
|
|
|
|
|
|
|
|
||
Panduan Pengguna
DS50003319C – 13
© 2024 Microchip Technology Inc. dan anak perusahaannya
Daftar Peta dan Deskripsi
4.1 SCRAMBLER_IP_EN (Berikan pertanyaan)
Nama: SCRAMBLER_IP_EN
Offset: 0x000
Setel ulang: 0x0
Properti: Hanya tulis
Pengacak Aktifkan Daftar Kontrol. Register ini harus ditulis untuk mendapatkan Dukungan 4kp60 untuk IP HDMI TX
Sedikit 31 30 29 28 27 26 25 24
Mengakses
Mengatur ulang
Sedikit 23 22 21 20 19 18 17 16
Mengakses
Mengatur ulang
Sedikit 15 14 13 12 11 10 9 8
Mengakses
Mengatur ulang
Sedikit 7 6 5 4 3 2 1 0
|
|
|
|
|
|
|
|
AWAL |
Akses W Atur Ulang 0
Bit 0 – MULAI Menulis “1” pada bit ini memulai transfer data Scrambler diaktifkan. HDMI 2.0 menggunakan bentuk pengacakan yang dikenal sebagai pengkodean 8b/10b. Skema pengkodean ini digunakan untuk mengirimkan data melalui antarmuka HDMI dengan andal dan efisien.
Panduan Pengguna
DS50003319C – 14
© 2024 Microchip Technology Inc. dan anak perusahaannya
Daftar Peta dan Deskripsi
4.2 XCVR_DATA_LANE_0_SEL (Berikan pertanyaan)
Nama: XCVR_DATA_LANE_0_SEL
Offset: 0x004
Setel ulang: 0x1
Properti: Hanya tulis
Register XCVR_DATA_LANE_0_SEL memilih data yang perlu ditransfer ke XCVR dari HDMI TX IP untuk mendapatkan jam untuk Full HD, 4kp30, 4kp60.
Sedikit 31 30 29 28 27 26 25 24
|
|
|
|
|
|
|
|
|
Mengakses
Mengatur ulang
Sedikit 23 22 21 20 19 18 17 16
|
|
|
|
|
|
|
|
|
Mengakses
Mengatur ulang
Sedikit 15 14 13 12 11 10 9 8
|
|
|
|
|
|
|
|
|
Mengakses
Mengatur ulang
Sedikit 7 6 5 4 3 2 1 0
|
|
|
|
|
|
|
MULAI[1:0] |
Akses Reset WW 0 1
Bit 1:0 – START[1:0] Menulis “10” pada bit ini memulai 4KP60 diaktifkan dan kecepatan data XCVR diberikan sebagai FFFFF_00000.
Panduan Pengguna
DS50003319C – 15
© 2024 Microchip Technology Inc. dan anak perusahaannya
Simulasi Meja Tes
5. Simulasi Meja Tes (Berikan pertanyaan)
Testbench disediakan untuk memeriksa fungsionalitas inti HDMI TX. Testbench hanya berfungsi di antarmuka asli dengan 1 piksel per jam dan mode audio diaktifkan.
Tabel berikut mencantumkan parameter yang dikonfigurasi menurut aplikasi.
Tabel 5-1. Parameter Konfigurasi Testbench
|
Nama |
Parameter Default |
|
Format Warna (g_COLOR_FORMAT) |
Bahasa Inggris: RGB |
|
Bit per komponen (g_BITS_PER_COMPONENT) |
8 |
|
Jumlah Piksel (g_PIXELS_PER_CLK) |
1 |
|
Dukungan 4Kp60 (g_4K60_SUPPORT) |
0 |
|
Modus Audio (g_AUX_CHANNEL_ENABLE) |
1 (Aktifkan) |
|
Antarmuka (G_FORMAT) |
0 (Nonaktifkan) |
Untuk mensimulasikan inti menggunakan testbench, lakukan langkah-langkah berikut:
1. Di jendela Alur Desain, perluas Buat Desain.
2. Klik kanan Create SmartDesign Testbench, lalu klik Run, seperti yang ditunjukkan pada gambar berikut. Gambar 5-1. Membuat Meja Tes SmartDesign
3. Masukkan nama untuk meja tes SmartDesign, lalu klik OK.
Gambar 5-2. Memberi nama Meja Tes SmartDesign
Testbench SmartDesign dibuat, dan kanvas muncul di sebelah kanan panel Design Flow.
Panduan Pengguna
DS50003319C – 16
© 2024 Microchip Technology Inc. dan anak perusahaannya
Simulasi Meja Tes
4. Navigasikan ke Libero® Katalog SoC, pilih View > Windows > Katalog IP, lalu perluas Solutions Video. Klik dua kali HDMI TX IP (v5.2.0), lalu klik OK.
5. Di jendela Parameter Configurator, pilih nilai Jumlah Piksel yang diperlukan, seperti yang ditunjukkan pada gambar berikut.
Gambar 5-3. Konfigurasi Parameter
6. Pilih semua port, klik kanan dan pilih Promote to Top Level.
7. Pada toolbar SmartDesign, klik Hasilkan Komponen.
8. Pada tab Stimulus Hierarchy, klik kanan meja tes HDMI_TX_TB file, lalu klik Simulasikan Desain Pra-Synth > Buka Secara Interaktif.
ModelSim® alat terbuka dengan testbench, seperti yang ditunjukkan pada gambar berikut. Gambar 5-4. Alat ModelSim dengan Testbench HDMI TX File
Penting: Jika simulasi terganggu karena batas waktu berjalan yang ditentukan dalam DO file, gunakan lari -semua perintah untuk menyelesaikan simulasi.
Panduan Pengguna
DS50003319C – 17
© 2024 Microchip Technology Inc. dan anak perusahaannya
Simulasi Meja Tes
5.1 Diagram Waktu (Berikan pertanyaan)
Diagram pengaturan waktu untuk HDMI TX IP berikut menunjukkan periode data video dan data kontrol sebesar 1 piksel per jam.
Gambar 5-5. Diagram Waktu HDMI TX IP Data Video untuk 1 Piksel Per Jam
Diagram berikut menunjukkan empat kombinasi data kontrol.
Gambar 5-6. Diagram Waktu HDMI TX IP dari Data Kontrol untuk 1 Piksel Per Jam
Panduan Pengguna
DS50003319C – 18
© 2024 Microchip Technology Inc. dan anak perusahaannya
Integrasi Sistem
6. Integrasi Sistem (Berikan pertanyaan)
Bagian ini ditampilkan sebagaiampdeskripsi desain le.
Tabel berikut mencantumkan konfigurasi PF XCVR, PF TX PLL, dan PF CCC.
Tabel 6-1. Konfigurasi PF XCVR, PF TX PLL, dan PF CCC
|
Resolusi |
|
Konfigurasi PF XCVR Lebar Bit |
Konfigurasi PF TX PLL |
Konfigurasi CCC PF |
||||
|
Data Texas Kecepatan |
Jam TX Divisi Faktor |
TX buah Kain Lebar |
Diinginkan Jam Bit Keluaran |
Referensi Jam Frekuensi |
Masukan Frekuensi |
Keluaran Frekuensi |
||
|
1PXL (1080p60) 8 |
|
1485 |
4 |
10 |
5940 |
148.5 |
NA |
NA |
|
1PXL (1080p30) 10 |
|
925 |
4 |
10 |
3700 |
148.5 |
92.5 |
74 |
|
12 |
1113.75 |
4 |
10 |
4455 |
148.5 |
111.375 |
74.25 |
|
|
16 |
1485 |
4 |
10 |
5940 |
148.5 |
148.5 |
74.25 |
|
|
4PXL (1080p60) 10 |
|
1860 |
4 |
40 |
7440 |
148.5 |
46.5 |
37.2 |
|
12 |
2229 |
4 |
40 |
8916 |
148.5 |
55.725 |
37.15 |
|
|
16 |
2970 |
2 |
40 |
5940 |
148.5 |
74.25 |
37.125 |
|
|
4PXL (4kp30) |
8 |
2970 |
2 |
40 |
5940 |
148.5 |
NA |
NA |
|
10 |
3712.5 |
2 |
40 |
7425 |
148.5 |
92.812 |
74.25 |
|
|
12 |
4455 |
1 |
40 |
4455 |
148.5 |
111.375 |
74.25 |
|
|
16 |
5940 |
1 |
40 |
5940 |
148.5 |
148.5 |
74.25 |
|
|
4PXL (4Kp60) |
8 |
5940 |
1 |
40 |
5940 |
148.5 |
NA |
NA |
HDMI TX Sample Desain, bila dikonfigurasi dalam g_BITS_PER_COMPONENT = 8-bit dan
g_PIXELS_PER_CLK = 1 mode PXL, ditunjukkan pada gambar berikut.
Gambar 6-1. HDMI TX Sample Desain
HDMI_TX_C0_0
PF_INIT_MONITOR_C0_0
|
FABRIC_POR_N PCIE_INIT_DONE USRAM_INIT_DONE SRAM_INIT_DONE DEVICE_INIT_DONE XCVR_INIT_DONE USRAM_INIT_FROM_SNVM_DONE USRAM_INIT_FROM_UPROM_DONE USRAM_INIT_FROM_SPI_DONE SRAM_INIT_FROM_SNVM_DONE SRAM_INIT_FROM_UPROM_DONE SRAM_INIT_FROM_SPI_DONE AUTOCALIB_DONE |
PF_INIT_MONITOR_C0
CORERESET_PF_C0_0
|
CLK EXT_RST_N BANK_x_VDDI_STATUS BANK_y_VDDI_STATUS PLL_POWERDOWN_B PLL_LOCK FABRIC_RESET_N SS_SIBUK INIT_SELESAI FF_US_RESTORE FPGA_POR_N |
CORERESET_PF_C0
Tampilan_Controller_C0_0
|
FRAME_END_O H_SYNC_O RESET_I V_SYNC_O SYS_CLK_I V_AKTIF_O AKTIFKAN_I DATA_TRIGGER_O H_RES_O[15:0] V_RES_O[15:0] |
Tampilan_Controller_C0
pattern_generator_verilog_pattern_0
|
DATA_VALID_O SYS_CLK_I FRAME_END_O RESET_N_I LINE_END_O DATA_EN_I RED_O[7:0] FRAME_END_I HIJAU_O[7:0] POLA_SEL_I[2:0] BIRU_O[7:0] BAYER_O[7:0] |
Uji_Pattern_Generator_C1
PF_XCVR_REF_CLK_C0_0
|
RESET_N_I SYS_CLK_I VIDEO_DATA_VALID_I R_CLK_I R_CLK_LOCK G_CLK_I G_CLK_LOCK TMDS_R_O[9:0] B_CLK_I TMDS_G_O[9:0] B_CLK_LOCK TMDS_B_O[9:0] V_SYNC_I XCVR_LANE_0_DATA_O[9:0] H_SYNC_I
DATA_R_I[7:0]
DATA_G_I[7:0]
DATA_B_I[7:0] |
HDMI_TX_C0
PF_TX_PLL_C0_0
PF_XCVR_ERM_C0_0
|
PAD_OUT LANE3_TXD_N CLKS_FROM_TXPLL_0 LANE3_TXD_P LANE0_IN LANE2_TXD_N LANE0_PCS_ARST_N LANE2_TXD_P LANE0_PMA_ARST_N LANE1_TXD_N LANE0_TX_DATA[9:0] LANE1_TXD_P LANE1_IN LANE0_TXD_N LANE1_PCS_ARST_N LANE0_TXD_P LANE1_PMA_ARST_N LANE0_OUT LANE1_TX_DATA[9:0] LANE0_TX_CLK_R LANE2_IN LANE0_TX_CLK_STABLE LANE2_PCS_ARST_N LANE1_OUT LANE2_PMA_ARST_N LANE1_TX_CLK_R LANE2_TX_DATA[9:0] LANE1_TX_CLK_STABLE LANE3_IN LANE2_OUT LANE3_PCS_ARST_N LANE2_TX_CLK_R LANE3_PMA_ARST_N LANE2_TX_CLK_STABLE LANE3_TX_DATA[9:0] LANE3_OUT LANE3_TX_CLK_STABLE |
PF_XCVR_ERM_C0
LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P
POLA_SEL_I[2:0] REF_CLK_PAD_P REF_CLK_PAD_N
|
REF_CLK_PAD_P REF_CLK_PAD_NREF_CLK |
|
REF_CLKPLL_LOCKCLKS_TO_XCVR |
PF_XCVR_REF_CLK_C0
PF_TX_PLL_C0
Untuk Mantanample, dalam konfigurasi 8-bit, komponen berikut adalah bagian dari desain: • PF_XCVR_ERM (PF_XCVR_ERM_C0_0) dikonfigurasi untuk kecepatan data 1485 Mbps dalam mode PMA untuk TX saja, dengan lebar data dikonfigurasi sebagai 10 bit untuk mode 1pxl dan Jam referensi 148.5 MHz, berdasarkan pengaturan tabel sebelumnya
• Output LANE0_TX_CLK_R dari PF_XCVR_ERM_C0_0 dihasilkan sebagai clock 148.5 MHz, berdasarkan pengaturan tabel sebelumnya
• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0, dan PF_INIT_MONITOR_C0) digerakkan oleh LANE0_TX_CLK_R, yaitu 148.5 MHz
• R_CLK_I, G_CLK_I, dan B_CLK_I masing-masing digerakkan oleh LANE3_TX_CLK_R, LANE2_TX_CLK_R, dan LANE1_TX_CLK_R
Panduan Pengguna
DS50003319C – 19
© 2024 Microchip Technology Inc. dan anak perusahaannya
Integrasi Sistem
Sample integrasi untuk, g_BITS_PER_COMPONENT = 8 dan g_PIXELS_PER_CLK = 4. Misalnyaample, dalam konfigurasi 8-bit, komponen berikut adalah bagian dari desain: • PF_XCVR_ERM (PF_XCVR_ERM_C0_0) dikonfigurasi untuk kecepatan data 2970 Mbps dalam mode PMA untuk
Khusus TX, dengan lebar data dikonfigurasi sebagai 40-bit untuk mode 1pxl dan jam referensi 148.5 MHz berdasarkan pengaturan tabel sebelumnya
• Output LANE0_TX_CLK_R dari PF_XCVR_ERM_C0_0 dihasilkan sebagai clock 74.25 MHz, berdasarkan pengaturan tabel sebelumnya
• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0, dan PF_INIT_MONITOR_C0) digerakkan oleh LANE0_TX_CLK_R, yaitu 148.5 MHz
• R_CLK_I, G_CLK_I, dan B_CLK_I masing-masing digerakkan oleh LANE3_TX_CLK_R, LANE2_TX_CLK_R, dan LANE1_TX_CLK_R
HDMI TX Sample Desain, bila dikonfigurasi dalam mode g_BITS_PER_COMPONENT = 12 Bit dan g_PIXELS_PER_CLK = 1 PXL, ditunjukkan pada gambar berikut.
Gambar 6-2. HDMI TX Sample Desain
PF_XCVR_ERM_C0_0
POLA_SEL_I[2:0]
REF_CLK_PAD_P REF_CLK_PAD_N
PF_CCC_C1_0
|
REF_CLK_0 KELUAR0_FABCLK_0PLL_LOCK_0 |
PF_CCC_C1
PF_INIT_MONITOR_C0_0
CORERESET_PF_C0_0
|
CLK EXT_RST_N BANK_x_VDDI_STATUS BANK_y_VDDI_STATUS PLL_POWERDOWN_B PLL_LOCK FABRIC_RESET_N SS_SIBUK INIT_SELESAI FF_US_RESTORE FPGA_POR_N |
CORERESET_PF_C0
Tampilan_Controller_C0_0
|
FRAME_END_O H_SYNC_O RESET_I V_SYNC_O SYS_CLK_I V_AKTIF_O AKTIFKAN_I DATA_TRIGGER_O H_RES_O[15:0] V_RES_O[15:0] |
Tampilan_Controller_C0
pattern_generator_verilog_pattern_0
|
DATA_VALID_O SYS_CLK_I FRAME_END_O RESET_N_I LINE_END_O DATA_EN_I RED_O[7:0] FRAME_END_I HIJAU_O[7:0] POLA_SEL_I[2:0] BIRU_O[7:0] BAYER_O[7:0] |
Uji_Pattern_Generator_C0
PF_XCVR_REF_CLK_C0_0
|
REF_CLK_PAD_P REF_CLK_PAD_NREF_CLK |
PF_XCVR_REF_CLK_C0
HDMI_TX_0
|
RESET_N_I SYS_CLK_I VIDEO_DATA_VALID_I R_CLK_I R_CLK_LOCK G_CLK_I G_CLK_LOCK TMDS_R_O[9:0] B_CLK_I TMDS_G_O[9:0] B_CLK_LOCK TMDS_B_O[9:0] V_SYNC_I XCVR_LANE_0_DATA_O[9:0] H_SYNC_I
DATA_R_I[11:4]
DATA_G_I[11:4]
DATA_B_I[11:4] |
HDMI_TX_C0
PF_TX_PLL_C0_0
|
PAD_OUT CLKS_FROM_TXPLL_0 LANE3_TXD_N LANE0_IN LANE3_TXD_P LANE0_PCS_ARST_N LANE2_TXD_N LANE0_PMA_ARST_N LANE2_TXD_P LANE0_TX_DATA[9:0] LANE1_TXD_N LANE1_IN LANE1_TXD_P LANE1_PCS_ARST_N LANE0_TXD_N LANE1_PMA_ARST_N LANE0_TXD_P LANE1_TX_DATA[9:0] LANE0_OUT LANE2_IN LANE1_OUT LANE2_PCS_ARST_N LANE1_TX_CLK_R LANE2_PMA_ARST_N LANE1_TX_CLK_STABLE LANE2_TX_DATA[9:0] LANE2_OUT LANE2_TX_CLK_R LANE3_PCS_ARST_N LANE2_TX_CLK_STABLE LANE3_PMA_ARST_N LANE3_OUT LANE3_TX_DATA[9:0] LANE3_TX_CLK_R LANE3_TX_CLK_STABLE |
PF_XCVR_ERM_C0
LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P
|
FABRIC_POR_N PCIE_INIT_DONE USRAM_INIT_DONE SRAM_INIT_DONE DEVICE_INIT_DONE XCVR_INIT_DONE USRAM_INIT_FROM_SNVM_DONE USRAM_INIT_FROM_UPROM_DONE USRAM_INIT_FROM_SPI_DONE SRAM_INIT_FROM_SNVM_DONE SRAM_INIT_FROM_UPROM_DONE SRAM_INIT_FROM_SPI_DONE AUTOCALIB_DONE |
|
REF_CLKPLL_LOCKCLKS_TO_XCVR |
PF_INIT_MONITOR_C0
PF_TX_PLL_C0
Sample integrasi untuk, g_BITS_PER_COMPONENT > 8 dan g_PIXELS_PER_CLK = 1. Misalnyaample, dalam konfigurasi 12-bit, komponen berikut adalah bagian dari desain:
• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) dikonfigurasi untuk kecepatan data 111.375 Mbps dalam mode PMA untuk TX saja, dengan lebar data dikonfigurasi sebagai 10 bit untuk mode 1pxl dan jam referensi 1113.75 Mbps, berdasarkan pada Tabel 6-1 pengaturan
• Output LANE1_TX_CLK_R dari PF_XCVR_ERM_C0_0 dihasilkan sebagai clock 111.375 MHz, berdasarkan pada Tabel 6-1 pengaturan
• R_CLK_I, G_CLK_I, dan B_CLK_I masing-masing digerakkan oleh LANE3_TX_CLK_R, LANE2_TX_CLK_R, dan LANE1_TX_CLK_R
• PF_CCC_C0 menghasilkan jam bernama OUT0_FABCLK_0, dengan frekuensi 74.25 MHz, ketika jam masukan adalah 111.375 MHz, yang digerakkan oleh LANE1_TX_CLK_R
• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0, dan PF_INIT_MONITOR_C0) digerakkan oleh OUT0_FABCLK_0, yaitu 74.25 MHz
Sample integrasi untuk, g_BITS_PER_COMPONENT > 8 dan g_PIXELS_PER_CLK = 4. Misalnyaample, dalam konfigurasi 12-bit, komponen berikut adalah bagian dari desain:
• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) dikonfigurasi untuk kecepatan data 4455 Mbps dalam mode PMA untuk TX saja, dengan lebar data dikonfigurasi sebagai 40 bit untuk mode 4pxl dan jam referensi 111.375 MHz, berdasarkan pada Tabel 6-1 pengaturan
• Output LANE1_TX_CLK_R dari PF_XCVR_ERM_C0_0 dihasilkan sebagai clock 111.375 MHz, berdasarkan pada Tabel 6-1 pengaturan
Panduan Pengguna
DS50003319C – 20
© 2024 Microchip Technology Inc. dan anak perusahaannya
Integrasi Sistem
• R_CLK_I, G_CLK_I, dan B_CLK_I masing-masing digerakkan oleh LANE3_TX_CLK_R, LANE2_TX_CLK_R, dan LANE1_TX_CLK_R
• PF_CCC_C0 menghasilkan jam bernama OUT0_FABCLK_0, dengan frekuensi 74.25 MHz, ketika jam masukan adalah 111.375 MHz, yang digerakkan oleh LANE1_TX_CLK_R
• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0, dan PF_INIT_MONITOR_C0) digerakkan oleh OUT0_FABCLK_0, yaitu 74.25 MHz
Panduan Pengguna
DS50003319C – 21
© 2024 Microchip Technology Inc. dan anak perusahaannya
Riwayat Revisi
7. Riwayat Revisi (Berikan pertanyaan)
Riwayat revisi menjelaskan perubahan yang diterapkan dalam dokumen. Perubahan dicantumkan berdasarkan revisi, dimulai dari publikasi terkini.
Tabel 7-1. Riwayat Revisi
|
Revisi |
Tanggal |
Keterangan |
|
C |
05/2024 |
Berikut daftar perubahan revisi C dokumen tersebut: • Diperbarui Perkenalan bagian • Menghapus tabel pemanfaatan sumber daya untuk satu piksel dan empat piksel dan menambahkannya Tabel 2 Dan Tabel 3 in 1. Pemanfaatan Sumber Daya bagian • Diperbarui Tabel 3-1 di dalam 3.1. Parameter Konfigurasi bagian • Ditambahkan Tabel 3-6 Dan Tabel 3-7 di dalam 3.2. Pelabuhan bagian • Ditambahkan 6. Integrasi Sistem bagian |
|
B |
|
09/2022 Berikut daftar perubahan revisi B dokumen tersebut: • Memperbarui konten Fitur dan Perkenalan • Ditambahkan Gambar 2-2 untuk Mode Audio yang dinonaktifkan • Ditambahkan Tabel 3-4 Dan Tabel 3-5 • Memperbarui Tabel 3-2 Dan Tabel 3-3 • Diperbarui Tabel 3-1 • Diperbarui 1. Pemanfaatan Sumber Daya • Diperbarui Gambar 1-1 • Diperbarui Gambar 5-3 |
|
A |
|
04/2022 Berikut daftar perubahan dokumen revisi A: • Dokumen telah dipindahkan ke template Microchip • Nomor dokumen diperbarui menjadi DS50003319 dari 50200863 |
|
2.0 |
— |
Berikut ringkasan perubahan yang dilakukan dalam revisi ini. • Penambahan Fitur dan bagian Keluarga yang Didukung |
|
1.0 |
|
08/2021 Revisi awal |
Panduan Pengguna
DS50003319C – 22
© 2024 Microchip Technology Inc. dan anak perusahaannya
Dukungan FPGA Microchip
Grup produk Microchip FPGA mendukung produknya dengan berbagai layanan dukungan, termasuk Layanan Pelanggan, Pusat Dukungan Teknis Pelanggan, dan websitus, dan kantor penjualan di seluruh dunia. Pelanggan disarankan untuk mengunjungi sumber online Microchip sebelum menghubungi dukungan karena kemungkinan besar pertanyaan mereka telah dijawab.
Hubungi Pusat Dukungan Teknis melalui websitus di www.microchip.com/dukungan. Sebutkan nomor Bagian Perangkat FPGA, pilih kategori kasing yang sesuai, dan unggah desain files sambil membuat kasus dukungan teknis.
Hubungi Layanan Pelanggan untuk dukungan produk non-teknis, seperti harga produk, peningkatan produk, informasi pembaruan, status pesanan, dan otorisasi.
• Dari Amerika Utara, telepon 800.262.1060
• Dari seluruh dunia, teleponlah 650.318.4460
• Faks, dari mana saja di dunia, 650.318.8044
Informasi Mikrochip
Microchip Weblokasi
Microchip menyediakan dukungan online melalui websitus di www.microchip.com/. Ini websitus ini digunakan untuk membuat filedan informasi yang mudah diakses oleh pelanggan. Beberapa konten yang tersedia meliputi:
• Dukungan Produk – Lembar data dan ralat, catatan aplikasi dan sampprogram, sumber daya desain, panduan pengguna dan dokumen dukungan perangkat keras, rilis perangkat lunak terbaru dan perangkat lunak yang diarsipkan
• Dukungan Teknis Umum – Pertanyaan yang Sering Diajukan (FAQ), permintaan dukungan teknis, grup diskusi online, daftar anggota program mitra desain Microchip
• Bisnis Microchip – Panduan pemilihan dan pemesanan produk, siaran pers Microchip terbaru, daftar seminar dan acara, daftar kantor penjualan Microchip, distributor dan perwakilan pabrik
Layanan Pemberitahuan Perubahan Produk
Layanan pemberitahuan perubahan produk Microchip membantu pelanggan tetap mengikuti perkembangan produk Microchip. Pelanggan akan menerima pemberitahuan email setiap kali ada perubahan, pembaruan, revisi, atau kesalahan terkait dengan keluarga produk tertentu atau alat pengembangan yang diminati.
Untuk mendaftar, kunjungi www.microchip.com/pcn dan ikuti petunjuk pendaftaran. Dukungan Pelanggan
Pengguna produk Microchip dapat menerima bantuan melalui beberapa jalur: • Distributor atau Perwakilan
• Kantor Penjualan Lokal
• Insinyur Solusi Tertanam (ESE)
• Dukungan Teknis
Pelanggan harus menghubungi distributor, perwakilan, atau ESE untuk mendapatkan dukungan. Kantor penjualan lokal juga tersedia untuk membantu pelanggan. Daftar kantor penjualan dan lokasi disertakan dalam dokumen ini.
Dukungan teknis tersedia melalui websitus di: www.microchip.com/dukungan Fitur Perlindungan Kode Perangkat Microchip
Perhatikan rincian berikut mengenai fitur perlindungan kode pada produk Microchip:
Panduan Pengguna
DS50003319C – 23
© 2024 Microchip Technology Inc. dan anak perusahaannya
• Produk Microchip memenuhi spesifikasi yang tercantum dalam Lembar Data Microchip khusus mereka.
• Microchip yakin bahwa rangkaian produknya aman bila digunakan sesuai tujuan, sesuai spesifikasi pengoperasian, dan dalam kondisi normal.
• Microchip menghargai dan secara agresif melindungi hak kekayaan intelektualnya. Upaya untuk melanggar fitur perlindungan kode produk Microchip sangat dilarang dan dapat melanggar Digital Millennium Copyright Act.
• Baik Microchip maupun produsen semikonduktor lainnya tidak dapat menjamin keamanan kodenya. Perlindungan kode tidak berarti kami menjamin produk tersebut “tidak dapat dipecahkan”. Perlindungan kode terus berkembang. Microchip berkomitmen untuk terus meningkatkan fitur perlindungan kode pada produk kami.
Pemberitahuan Hukum
Publikasi ini dan informasi di sini hanya dapat digunakan dengan produk Microchip, termasuk untuk merancang, menguji, dan mengintegrasikan produk Microchip dengan aplikasi Anda. Penggunaan informasi ini dengan cara lain melanggar ketentuan ini. Informasi mengenai aplikasi perangkat disediakan hanya untuk kenyamanan Anda dan dapat digantikan oleh pembaruan. Anda bertanggung jawab untuk memastikan bahwa aplikasi Anda memenuhi spesifikasi Anda. Hubungi kantor penjualan Microchip setempat untuk dukungan tambahan atau, dapatkan dukungan tambahan di www.microchip.com/en-us/support/design-help/client-support-services.
INFORMASI INI DISEDIAKAN OLEH MICROCHIP “SEBAGAIMANA ADANYA”. MICROCHIP TIDAK MEMBERIKAN PERNYATAAN ATAU JAMINAN APAPUN BAIK SECARA TERSURAT MAUPUN TERSIRAT, TERTULIS MAUPUN LISAN, BERDASARKAN HUKUM ATAU LAINNYA, YANG TERKAIT DENGAN INFORMASI TERMASUK NAMUN TIDAK TERBATAS PADA JAMINAN TERSIRAT TENTANG KETIDAKPELANGGARAN, KEMAMPUAN UNTUK DIPERDAGANGKAN, DAN KESESUAIAN UNTUK TUJUAN TERTENTU, ATAU JAMINAN YANG TERKAIT DENGAN KONDISI, KUALITAS, ATAU KINERJANYA.
DALAM KEADAAN APA PUN MICROCHIP TIDAK AKAN BERTANGGUNG JAWAB ATAS KERUGIAN, KERUSAKAN, BIAYA, ATAU PENGELUARAN TIDAK LANGSUNG, KHUSUS, HUKUMAN, INSIDENTAL, ATAU KONSEKUENSIAL DALAM BENTUK APA PUN YANG TERKAIT DENGAN INFORMASI ATAU PENGGUNAANNYA, BAGAIMANA PUN PENYEBABNYA, BAHKAN JIKA MICROCHIP TELAH DIBERITAHUKAN TENTANG KEMUNGKINAN TERSEBUT ATAU KERUSAKAN TERSEBUT DAPAT DIPREDIKSI. SEJAUH YANG DIIZINKAN OLEH HUKUM, TOTAL TANGGUNG JAWAB MICROCHIP ATAS SEMUA KLAIM DALAM CARA APA PUN YANG TERKAIT DENGAN INFORMASI ATAU PENGGUNAANNYA TIDAK AKAN MELEBIHI JUMLAH BIAYA, JIKA ADA, YANG TELAH ANDA BAYARKAN SECARA LANGSUNG KEPADA MICROCHIP UNTUK INFORMASI TERSEBUT.
Penggunaan perangkat Microchip dalam aplikasi pendukung kehidupan dan/atau keselamatan sepenuhnya menjadi risiko pembeli, dan pembeli setuju untuk membela, mengganti rugi, dan membebaskan Microchip dari segala kerusakan, klaim, tuntutan, atau biaya yang timbul akibat penggunaan tersebut. Tidak ada lisensi yang diberikan, secara tersirat atau sebaliknya, berdasarkan hak kekayaan intelektual Microchip kecuali dinyatakan sebaliknya.
Merek Dagang
Nama dan logo Microchip, logo Microchip, Adaptec, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, logo Microsemi, PALING, PALING logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Desainer Prochip, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, Logo SST, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, dan XMEGA adalah merek dagang terdaftar dari Microchip Technology Incorporated di AS dan negara lain.
AgileSwitch, ClockWorks, Perusahaan Solusi Kontrol Tertanam, EtherSynch, Flashtec, Kontrol Kecepatan Hyper, Beban HyperLight, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, TimeCesium, TimeHub, TimePictra, TimeProvider, dan ZL adalah merek dagang terdaftar dari Microchip Technology Incorporated di AS
Penekanan Tombol Berdekatan, AKS, Analog-untuk-Zaman Digital, Kapasitor Apa Pun, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dinamis
Panduan Pengguna
DS50003319C – 24
© 2024 Microchip Technology Inc. dan anak perusahaannya
Pencocokan Rata-rata, DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, Pemrograman Serial Dalam Sirkuit, ICSP, INICnet, Paralel Cerdas, IntelliMOS, Konektivitas Antar-Chip, JitterBlocker, Knob-on-Display, MarginLink, maxCrypto, maksView, memBrain, Mindi, MiWi, MPASM, MPF, logo Bersertifikat MPLAB, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Pembuatan Kode Mahatahu, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon , QMatrix, ES NYATA, Pemblokir Ripple, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Daya Tahan Total , Waktu Tepercaya, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect, dan ZENA adalah merek dagang Microchip Technology Incorporated di AS dan negara lain.
SQTP adalah merek layanan Microchip Technology Incorporated di Amerika Serikat
Logo Adaptec, Frequency on Demand, Silicon Storage Technology, dan Symmcom adalah merek dagang terdaftar dari Microchip Technology Inc. di negara lain.
GestIC adalah merek dagang terdaftar dari Microchip Technology Germany II GmbH & Co. KG, anak perusahaan Microchip Technology Inc., di negara lain.
Semua merek dagang lain yang disebutkan di sini adalah milik perusahaan masing-masing. © 2024, Microchip Technology Incorporated dan anak perusahaannya. Seluruh hak cipta. ISBN:
Sistem Manajemen Mutu
Untuk informasi mengenai Sistem Manajemen Mutu Microchip, silakan kunjungi www.microchip.com/kualitas.
Panduan Pengguna
DS50003319C – 25
© 2024 Microchip Technology Inc. dan anak perusahaannya
Penjualan dan Layanan di Seluruh Dunia
AMERIKA ASIA/ASIA PASIFIK/EROPA PASIFIK
Kantor Perusahaan
2355 Barat Chandler Blvd. Chandler, AZ 85224-6199 Telp: Telepon: 480-792-7200
Dukungan Teknis:
www.microchip.com/dukungan Web Alamat:
Kota Atlanta
Duluth, Georgia
Telp: Telepon: 678-957-9614
Austin, Texas
Telp: Telepon: 512-257-3370
Kota Boston
Westborough, Massachusetts
Telp: Telepon: 774-760-0087
Bahasa Indonesia: Chicago
Itasca, IL
Telp: Telepon: 630-285-0071
Kota Dallas
Addison, TX
Telp: Telepon: 972-818-7423
Kota Detroit
Baru, Michigan
Telp: Telepon: 248-848-4000
Houston, Texas
Telp: Telepon: 281-894-5983
Kota Indianapolis
Noblesville, IN
Telp: Telepon: 317-773-8323
Telp: Telepon: 317-536-2380
Kota Los Angeles
Misi Viejo, California
Telp: Telepon: 949-462-9523
Telp: Telepon: 951-273-7800
Raleigh, Carolina Utara
Telp: Telepon: 919-844-7510
New York, Amerika Serikat
Telp: Telepon: 631-435-6000
San Jose, California
Telp: Telepon: 408-735-9110
Telp: Telepon: 408-436-4270
Kanada – Toronto
Telp: Telepon: 905-695-1980
Australia-Sydney Telp: 61-2-9868-6733 Cina – Beijing
Telp: 86-10-8569-7000 Cina – Chengdu
Telp: 86-28-8665-5511 Tiongkok – Chongqing Telp: 86-23-8980-9588 Cina – Dongguan Telp: 86-769-8702-9880 Cina – Guangzhou Telp: 86-20-8755-8029 Cina – Hangzhou Telp: 86-571-8792-8115 Cina – Hong Kong SAR Telp: 852-2943-5100 Cina – Nanjing
Telp: 86-25-8473-2460 Cina – Qingdao
Telp: 86-532-8502-7355 Cina – Shanghai
Telp: 86-21-3326-8000 Cina – Shenyang Telp: 86-24-2334-2829 Cina – Shenzhen Telp: 86-755-8864-2200 Cina – Suzhou
Telp: 86-186-6233-1526 Cina – Wuhan
Telp: 86-27-5980-5300 Cina – Xian
Telp: 86-29-8833-7252 Cina – Xiamen
Telp: 86-592-2388138 Cina – Zhuhai
Telp: 86-756-3210040
India – Bangalore
Telp: 91-80-3090-4444
India-New Delhi
Telp: 91-11-4160-8631
India – Pune
Telp: 91-20-4121-0141
Jepang – Osaka
Telp: 81-6-6152-7160
Jepang – Tokyo
Telp: 81-3-6880- 3770
Korea – Daegu
Telp: 82-53-744-4301
Korea – Seoul
Telp: 82-2-554-7200
Malaysia - Kuala Lumpur Telp: 60-3-7651-7906
Malaysia – Pulau Pinang
Telp: 60-4-227-8870
Filipina – Manila
Telp: 63-2-634-9065
Singapura
Telp: 65-6334-8870
Taiwan – Hsin Chu
Telp: 886-3-577-8366
Taiwan – Kaohsiung
Telp: 886-7-213-7830
Taiwan-Taipei
Telp: 886-2-2508-8600
Thailand-Bangkok
Telp: 66-2-694-1351
Vietnam-Ho Chi Minh
Telp: 84-28-5448-2100
Panduan Pengguna
Austria – Wales
Telp: 43-7242-2244-39
Telp.: 43-7242-2244-393
Denmark – Kopenhagen
Telp: 45-4485-5910
Telp.: 45-4485-2829
Finlandia – Espoo
Telp: 358-9-4520-820
Prancis – Paris
Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79
Jerman – Garching
Telp: 49-8931-9700
Jerman – Haan
Telp: 49-2129-3766400
Jerman – Heilbronn
Telp: 49-7131-72400
Jerman – Karlsruhe
Telp: 49-721-625370
Jerman – Munich
Tel: 49-89-627-144-0
Fax: 49-89-627-144-44
Jerman – Rosenheim
Telp: 49-8031-354-560
Israel – Hod Hasharon
Telp: 972-9-775-5100
Italia – Milan
Telp: 39-0331-742611
Telp.: 39-0331-466781
Italia – Padova
Telp: 39-049-7625286
Belanda – Drunen
Telp: 31-416-690399
Telp.: 31-416-690340
Norwegia – Trondheim
Telp: 47-72884388
Polandia – Warsawa
Telp: 48-22-3325737
Rumania – Bukares
Tel: 40-21-407-87-50
Spanyol – Madrid
Tel: 34-91-708-08-90
Fax: 34-91-708-08-91
Swedia – Gothenberg
Tel: 46-31-704-60-40
Swedia – Stockholm
Telp: 46-8-5090-4654
Inggris – Wokingham
Telp: 44-118-921-5800
Telp.: 44-118-921-5820
DS50003319C – 26
© 2024 Microchip Technology Inc. dan anak perusahaannya
Dokumen / Sumber Daya
 |
MIKROCHIP DS50003319C-13 Ethernet HDMI TX IP [Bahasa Indonesia:] Panduan Pengguna DS50003319C - 13, DS50003319C - 2, DS50003319C - 3, DS50003319C-13 Ethernet HDMI TX IP, DS50003319C-13, Ethernet HDMI TX IP, HDMI TX IP, IP |
