Mikrokontroler Cortex-M0 Plus
Halo, dan selamat datang di presentasi inti ARM® Cortex®-M0+ yang tertanam di semua produk keluarga mikrokontroler STM32U0.
Prosesor Cortex-M0+ lebih dariview
- Arsitektur ARMv6-M
- Arsitektur von Neuman, 2-stage pipa
- Arsitektur isu tunggal
- Kalikan dalam 1 siklus
- Unit Perlindungan Memori (MPU)
- Port I/O siklus tunggal
| Desain daya sangat rendah Kode yang sangat kompak | |
| Konsumsi daya rendah dan efisiensi energi tinggi | Kecuali instruksi kontrol dan cabang dan tautan, semua instruksi panjangnya 16 bit |
Inti Cortex®-M0+ merupakan bagian dari kelompok inti RISC 32-bit ARM Cortex-M. Inti ini menerapkan arsitektur ARMv6-M dan memiliki prosesor 2-s.tage jaringan pipa.
Cortex®-M0+ memiliki port master AHB-Lite yang unik, tetapi mendukung pengambilan instruksi dan akses data bersamaan ketika akses data menargetkan rentang alamat Port I/O Cepat.
Kompatibilitas prosesor Cortex-M
Arsitektur yang mulus di semua aplikasi
Mikrokontroler STM32U0 mengintegrasikan inti ARM® Cortex®-M0+ untuk mendapatkan manfaat dari rasio kinerja per miliwatt yang tak tertandingi.
Semua CPU Cortex®-M memiliki arsitektur 32-bit.
Cortex®-M3 adalah CPU Cortex®-M pertama yang dirilis oleh ARM.
Kemudian ARM memutuskan untuk membedakan dua lini produk: kinerja tinggi dan daya rendah, sambil mempertahankan kompatibilitas di antara keduanya.
Cortex®-M0+ termasuk dalam lini produk berdaya rendah. Produk ini dirancang untuk perangkat bertenaga baterai yang sangat sensitif terhadap konsumsi daya.
Arsitektur inti lebih dariview
Inti Cortex®-M0+ memberikan kinerja lebih tinggi dibandingkan inti Cortex®-M0 berkat prosesor 2-stagjalur instruksi e.
Mari kita mulai uraian kita tentang CPU dengan inti prosesor yang bertugas mengambil dan mengeksekusi instruksi.
ARM Cortex-M0+ → 2 detiktage pipa
Sebagian besar instruksi V6-M panjangnya 16 bit. Hanya ada enam instruksi 32-bit dan sebagian besarnya adalah instruksi kontrol, yang jarang digunakan. Namun, instruksi cabang dan tautan, yang digunakan untuk memanggil sub-program juga panjangnya 32 bit, untuk mendukung offset besar antara instruksi ini dan label yang menunjuk ke instruksi berikutnya yang akan dieksekusi.
Idealnya satu akses 32-bit memuat dua instruksi 16-bit, yang menghasilkan lebih sedikit pengambilan per instruksi.
Selama jam nomor 2, tidak ada instruksi yang diambil. Port AHB Lite tersedia untuk menjalankan akses data saat instruksi N adalah instruksi muat/simpan.
Kinerja cabang
Inti Cortex®-M0+
• Maksimal dua instruksi bayangan cabang 16-bit
Pada cabang tertentu, lebih sedikit instruksi yang diambil sebelumnya yang terbuang (terima kasih kepada 2-stag(jalur pipa).
Pada jam nomor 1, prosesor mengambil Inst0 dan instruksi cabang tanpa syarat.
Pada jam nomor 2, ia mengeksekusi Instr0.
Pada jam nomor 3, ia mengeksekusi instruksi cabang sambil mengambil dua instruksi berurutan berikutnya Inst1 dan Inst2 yang disebut instruksi bayangan cabang.
Pada jam nomor 4, prosesor membuang Inst1 dan Inst2 dan mengambil InstrN dan InstN+1.
Cortex-M0, M3 dan M4 menerapkan 3-stage pipeline: Fetch, Decode, dan Execute. Jumlah instruksi branch shadow lebih banyak: hingga empat instruksi 16-bit.
Arsitektur inti lebih dariview
Cortex®-M0+ tidak memiliki cache tertanam maupun RAM internal. Akibatnya, setiap transaksi pengambilan instruksi diarahkan ke antarmuka AHB-Lite dan setiap akses data diarahkan ke antarmuka AHB-Lite atau port I/O Siklus Tunggal.
Perhatikan bahwa STM32U0 mengimplementasikan cache instruksi tingkat SoC, di luar CPU, yang terletak di pengontrol flash tertanam.
Port master AHB-Lite terhubung ke matriks bus, yang memungkinkan CPU mengakses memori dan periferal. Karena transaksi disalurkan melalui AHB-Lite, throughput terbaik adalah 32 bit data atau instruksi per clock, dengan latensi minimal 2 clock.
Cortex®-M0+ juga dilengkapi dengan Port I/O Siklus Tunggal, yang memungkinkan CPU mengakses data dengan latensi 1 clock. Logika decoding eksternal menentukan rentang alamat di mana akses data diarahkan ke port ini.
Pada STM32U0, Port I/O Siklus Tunggal tidak digunakan untuk mengakses register port GPIO. Port GPIO dipetakan ke AHB sebagai gantinya, sehingga dapat diakses oleh DMA.
Unit perlindungan memori
- Pengaturan atribut MPU menentukan izin akses
- 8 wilayah memori independen
- Dapat mengeksekusi kode?
- Bisa menulis data?
- Akses mode tanpa hak istimewa?
MPU dalam mikrokontroler STM32U0 menawarkan dukungan untuk delapan wilayah memori independen, dengan atribut yang dapat dikonfigurasi secara independen untuk:
- izin akses: diizinkan atau tidak membaca/menulis dalam mode istimewa/tidak istimewa,
- izin eksekusi: wilayah yang dapat dieksekusi atau wilayah yang dilarang untuk pengambilan instruksi.
Referensi
- Untuk rincian lebih lanjut, silakan lihat dokumentasi berikut:
- Panduan pemrograman prosesor Cortex®-M32+ Seri STM0G0 (PM0223)
- Mengelola unit perlindungan memori (MPU) di MCU STM32 (AN4838)
- LENGAN websitus pada tautan berikut:
- http://www.arm.com/products/processors/cortex-m/cortex-m0+-processor.php
Untuk detail lebih lanjut, silakan merujuk pada catatan aplikasi ini dan manual pemrograman Cortex®-M0+ yang tersedia di www.st.com weblokasi.
Kunjungi juga ARM websitus tempat Anda akan menemukan informasi lebih lanjut tentang inti Cortex®-M0+.
Terima kasih
© STMicroelectronics – Semua hak dilindungi undang-undang.
Logo ST adalah merek dagang atau merek dagang terdaftar dari STMicroelectronics International NV atau afiliasinya di UE dan/atau negara lain.
Untuk informasi tambahan tentang merek dagang ST, silakan merujuk ke www.st.com/merek dagang
Semua nama produk atau layanan lainnya adalah milik dari pemiliknya masing-masing.
Dokumen / Sumber Daya
 |
Mikrokontroler ST Cortex-M0 Plus [Bahasa Indonesia:] Panduan Instruksi Cortex-M0, Cortex-M23, Cortex-M33-M35P, Cortex-M55, Cortex-M85, Mikrokontroler Cortex-M0 Plus, Cortex-M0 Plus, Mikrokontroler |