Intel Interlaken 2nd Gen FPGA IP Catatan Rilis
Catatan Rilis Intel® FPGA IP Interlaken (Generasi ke-2).
Jika catatan rilis tidak tersedia untuk versi inti IP tertentu, inti IP tidak memiliki perubahan pada versi tersebut. Untuk informasi tentang rilis pembaruan IP hingga v18.1, lihat Catatan Rilis Pembaruan Intel Quartus Prime Design Suite. Versi IP Intel® FPGA cocok dengan versi perangkat lunak Intel Quartus® Prime Design Suite hingga v19.1. Dimulai pada perangkat lunak Intel Quartus Prime Design Suite versi 19.2, Intel FPGA IP memiliki skema versi baru. Nomor versi Intel FPGA IP (XYZ) dapat berubah dengan setiap versi perangkat lunak Intel Quartus Prime. Perubahan dalam:
- X menunjukkan revisi besar dari IP. Jika Anda memperbarui perangkat lunak Intel Quartus Prime, Anda harus membuat ulang IP.
- Y menunjukkan IP menyertakan fitur baru. Regenerasi IP Anda untuk memasukkan fitur-fitur baru ini.
- Z menunjukkan IP mencakup perubahan kecil. Regenerasi IP Anda untuk menyertakan perubahan ini.
- Catatan Rilis Pembaruan Intel Quartus Prime Design Suite
- Panduan Pengguna Intel FPGA IP Interlaken (Generasi ke-2).
- Errata untuk Intel FPGA IP Interlaken (Generasi ke-2) di Basis Pengetahuan
- Interlaken (Generasi ke-2) Intel Stratix 10 FPGA IP Design Example Panduan Pengguna
- Interlaken (Generasi ke-2) Intel Agilex FPGA IP Design Example Panduan Pengguna
- Pengantar Intel FPGA IP Cores
Interlaken (Generasi ke-2) Intel FPGA IP v20.0.0
Tabel 1. v20.0.0 2020.10.05
| Versi Intel Quartus Prime | Keterangan | Dampak |
|
20.3 |
Menambahkan dukungan untuk kecepatan data 25.78125 Gbps. | — |
| Memodifikasi dukungan kecepatan data dari 25.3 Gbps menjadi 25.28 Gbps dan 25.8 Gbps menjadi 25.78125 Gbps. |
— |
Perusahaan Intel. Seluruh hak cipta. Intel, logo Intel, dan merek Intel lainnya adalah merek dagang dari Intel Corporation atau anak perusahaannya. Intel menjamin performa produk FPGA dan semikonduktornya sesuai spesifikasi saat ini sesuai dengan garansi standar Intel, tetapi berhak melakukan perubahan pada produk dan layanan apa pun kapan saja tanpa pemberitahuan. Intel tidak bertanggung jawab atau berkewajiban yang timbul dari aplikasi atau penggunaan informasi, produk, atau layanan apa pun yang dijelaskan di sini kecuali secara tegas disetujui secara tertulis oleh Intel. Pelanggan Intel disarankan untuk mendapatkan versi terbaru dari spesifikasi perangkat sebelum mengandalkan informasi yang dipublikasikan dan sebelum memesan produk atau layanan.
Nama dan merek lain dapat diklaim sebagai milik orang lain.
Interlaken (Generasi ke-2) Intel FPGA IP v19.3.0
Tabel 2. v19.3.0 2020.06.22
| Versi Intel Quartus Prime | Keterangan | Dampak |
|
19.3.0 |
IP sekarang mendukung fitur Interlaken Look-aside. | — |
| Ditambahkan baru Mengaktifkan mode Interlaken Look-side parameter di editor parameter IP. | Anda dapat mengonfigurasi IP dalam mode Kesampingkan Interlaken. | |
| Pemilihan mode transfer parameter dihapus dari versi perangkat lunak Intel Quartus Prime saat ini. |
— |
|
| Menambahkan dukungan kecepatan data 12.5 Gbps untuk jumlah jalur 10 dalam variasi inti IP H-tile dan E-tile (mode NRZ). |
— |
|
| Menghapus sinyal berikut dari IP:
• rx_pma_data • tx_pma_data • itx_lapar • itx_lapar |
— |
|
| Menambahkan sinyal baru berikut:
• sop_cntr_inc1 • eop_cntr_inc1 • rx_xcoder_uncor_feccw • itx_ch0_xon • irx_ch0_xon • itx_ch1_xon • irx_ch1_xon • itx_valid • irx_valid • itx_idle • irx_idle • itx_ctrl • kredit_itx • kredit_irx |
— |
|
| Menghapus dua offset berikut dari peta register:
• 16'h40- TX_READY_XCVR • 16'h41- RX_READY_XCVR |
— |
|
| Pengujian perangkat keras dari desain example kini tersedia untuk perangkat Intel Agilex™. | Anda dapat menguji desain example tentang Kit Pengembangan Transceiver-SoC seri-F Intel Agilex. | |
| Anda dapat mengubah laju data dan frekuensi clock referensi transceiver ke nilai yang sedikit berbeda untuk instans IP Interlaken (Generasi ke-2) Anda yang menargetkan perangkat Intel Stratix® 10 H-tile atau E-tile. Lihat KDB ini untuk informasi tentang cara mengubah laju data. |
Anda dapat menyesuaikan kecepatan data tergantung pada ubin. |
Interlaken (Generasi ke-2) Intel FPGA IP v19.2.1
Tabel 3. v19.2.1 2019.09.27
| Versi Intel Quartus Prime | Keterangan | Dampak |
|
19.3 |
Rilis publik untuk perangkat Intel Agilex dengan transceiver E-tile. | — |
| Mengganti nama Interlaken (Generasi ke-2) Intel Stratix 10 FPGA IP menjadi Interlaken (Generasi ke-2) Intel FPGA IP |
— |
Interlaken (Generasi ke-2) Pembaruan Intel Stratix 10 FPGA IP v18.1 1
Tabel 4. Pembaruan 18.1 Versi 1 2019.03.15
| Keterangan | Dampak |
| Menambahkan dukungan mode multi-segmen. | — |
| Ditambahkan Jumlah Segmen parameter. | — |
| • Menambahkan dukungan untuk kombinasi lajur dan kecepatan data sebagai berikut:
— Untuk perangkat Intel Stratix 10 L-tile: • 4 lajur dengan tarif lajur 12.5/25.3/25.8 Gbps • 8 lajur dengan tarif lajur 12.5 Gbps — Untuk perangkat H-tile Intel Stratix 10: • 4 lajur dengan tarif lajur 12.5/25.3/25.8 Gbps • 8 lajur dengan tarif lajur 12.5/25.3/25.8 Gbps • 10 lajur dengan tarif lajur 25.3/25.8 Gbps — Untuk perangkat Intel Stratix 10 E-tile (NRZ): • 4 lajur dengan tarif lajur 6.25/12.5/25.3/25.8 Gbps • 8 lajur dengan tarif lajur 12.5/25.3/25.8 Gbps • 10 lajur dengan tarif lajur 25.3/25.8 Gbps • 12 lajur dengan tarif lajur 10.3125 Gbps |
— |
| • Menambahkan sinyal antarmuka pengguna transmisi baru berikut:
— itx_eob1 — itx_eopbits1 — itx_chan1 |
— |
| • Menambahkan sinyal antarmuka pengguna penerima baru berikut:
— irx_eob1 — irx_eopbits1 — irx_chan1 — irx_err1 — irx_err |
— |
Interlaken (Generasi ke-2) Intel Stratix 10 FPGA IP v18.1
Tabel 5. Versi 18.1 2018.09.10
| Keterangan | Dampak | Catatan |
| Mengganti nama petak dokumen sebagai Panduan Pengguna Intel Stratix 2 FPGA IP Interlaken (Generasi ke-10). |
— |
— |
| Menambahkan model simulasi VHDL dan dukungan testbench untuk inti IP Interlaken (Generasi ke-2). |
— |
— |
| Menambahkan register baru berikut ke inti IP: | ||
| • TX_READY_XCVR | ||
| • RX_READY_XCVR
• NEGARA ILKN_FEC_XCODER_TX_ILLEGAL_ |
— | Register ini hanya tersedia dalam variasi perangkat Intel Stratix 10 E-Tile. |
| • ILKN_FEC_XCODER_RX_ILLEGAL_ NEGARA |
Interlaken (Generasi ke-2) Intel FPGA IP v18.0.1
Tabel 6. Versi 18.0.1 Juli 2018
| Keterangan | Dampak | Catatan |
| Menambahkan dukungan untuk perangkat Intel Stratix 10 dengan transceiver E-Tile. |
— |
— |
| Menambahkan dukungan kecepatan data 53.125 Gbps untuk perangkat Intel Stratix 10 E-Tile dalam mode PAM4. |
— |
— |
| Menambahkan jam sinyal mac_clkin untuk perangkat Intel Stratix 10 E-Tile dalam mode PAM4 |
— |
— |
Interlaken (Generasi ke-2) Intel FPGA IP v18.0
Tabel 7. Versi 18.0 Mei 2018
| Keterangan | Dampak | Catatan |
| Mengganti nama inti Interlaken IP (Generasi ke-2) menjadi Interlaken (Generasi ke-2) Intel FPGA IP sesuai rebranding Intel. |
— |
— |
| Menambahkan dukungan kecepatan data 25.8 Gbps untuk jumlah jalur 6 dan 12. |
— |
— |
| Menambahkan dukungan untuk simulator Cadence Xcelium* Parallel. |
— |
— |
Interlaken IP Core (Generasi ke-2) v17.1
Tabel 8. Versi 17.1 November 2017
| Keterangan | Dampak | Catatan |
| Rilis awal di Intel FPGA IP Library. | — | — |
Informasi Terkait
Panduan Pengguna Interlaken IP Core (Generasi ke-2).
Arsip Panduan Pengguna Intel FPGA IP Interlaken (Generasi ke-2).
| Versi Quartus | Versi Inti IP | Panduan Pengguna |
| 20.2 | 19.3.0 | Panduan Pengguna IP FPGA Interlaken (Generasi ke-2). |
| 19.3 | 19.2.1 | Panduan Pengguna IP FPGA Interlaken (Generasi ke-2). |
| 19.2 | 19.2 | Panduan Pengguna IP FPGA Interlaken (Generasi ke-2). |
| 18.1.1 | 18.1.1 | Panduan Pengguna Intel Stratix 2 FPGA IP Interlaken (Generasi ke-10). |
| 18.1 | 18.1 | Panduan Pengguna Intel Stratix 2 FPGA IP Interlaken (Generasi ke-10). |
| 18.0.1 | 18.0.1 | Panduan Pengguna IP FPGA Interlaken (Generasi ke-2). |
| 18.0 | 18.0 | Panduan Pengguna Intel FPGA IP Interlaken (Generasi ke-2). |
| 17.1 | 17.1 | Panduan Pengguna Interlaken IP Core (Generasi ke-2). |
Versi IP sama dengan versi perangkat lunak Intel Quartus Prime Design Suite hingga v19.1. Dari perangkat lunak Intel Quartus Prime Design Suite versi 19.2 atau lebih baru, inti IP memiliki skema versi IP baru. Jika versi inti IP tidak tercantum, panduan pengguna untuk versi inti IP sebelumnya akan berlaku.
Dokumen / Sumber Daya
 |
Intel Interlaken 2nd Gen FPGA IP Catatan Rilis [Bahasa Indonesia:] Instruksi Catatan Rilis Interlaken 2nd Gen FPGA IP, Interlaken 2nd Gen, Catatan Rilis IP FPGA |
