Intel Native Loopback Accelerator Functional Unit (AFU)
Tentang Dokumen Ini
Konvensi
Tabel 1. Konvensi Dokumen
| Konvensi | Keterangan |
| # | Mendahului perintah yang menunjukkan perintah yang akan dimasukkan sebagai root. |
| $ | Menunjukkan perintah yang harus dimasukkan sebagai pengguna. |
| font ini | Filenama, perintah, dan kata kunci dicetak dalam font ini. Baris perintah panjang dicetak dalam font ini. Meskipun baris perintah yang panjang dapat membungkus ke baris berikutnya, pengembalian bukan bagian dari perintah; jangan tekan enter. |
| Menunjukkan teks placeholder yang muncul di antara kurung sudut harus diganti dengan nilai yang sesuai. Jangan masukkan kurung sudut. |
Akronim
Tabel 2. Akronim
| Akronim | Ekspansi | Keterangan |
| AF | Fungsi Akselerator | Gambar Akselerator Perangkat Keras yang dikompilasi diimplementasikan dalam logika FPGA yang mempercepat aplikasi. |
| AFU | Unit Fungsional Akselerator | Akselerator Perangkat Keras diimplementasikan dalam logika FPGA yang membongkar operasi komputasi untuk aplikasi dari CPU guna meningkatkan kinerja. |
| API | Antarmuka Pemrograman Aplikasi | Satu set definisi subrutin, protokol, dan alat untuk membangun aplikasi perangkat lunak. |
| SEJARAH | Lingkungan Simulasi AFU | Lingkungan simulasi bersama yang memungkinkan Anda menggunakan aplikasi host dan AF yang sama dalam lingkungan simulasi. ASE adalah bagian dari Intel® Acceleration Stack untuk FPGA. |
| CCI-P | Antarmuka Cache Inti | CCI-P adalah antarmuka standar yang digunakan AFU untuk berkomunikasi dengan host. |
| CL | Garis Cache | Baris cache 64-byte |
| DFH | Header Fitur Perangkat | Membuat daftar header fitur yang ditautkan untuk menyediakan cara yang dapat diperluas untuk menambahkan fitur. |
| Bahasa Indonesia: FIM | Manajer Antarmuka FPGA | Perangkat keras FPGA yang berisi FPGA Interface Unit (FIU) dan antarmuka eksternal untuk memori, jaringan, dll.
Fungsi Akselerator (AF) berinteraksi dengan FIM pada waktu berjalan. |
| Universitas Islam Negeri Syarif Hidayatullah Jakarta | Unit Antarmuka FPGA | FIU adalah lapisan antarmuka platform yang bertindak sebagai jembatan antara antarmuka platform seperti PCIe*, UPI dan antarmuka sisi AFU seperti CCI-P. |
| lanjutan… | ||
Perusahaan Intel. Seluruh hak cipta. Intel, logo Intel, dan merek Intel lainnya adalah merek dagang dari Intel Corporation atau anak perusahaannya. Intel menjamin kinerja produk FPGA dan semikonduktornya dengan spesifikasi terkini sesuai dengan garansi standar Intel, tetapi berhak untuk membuat perubahan pada produk dan layanan apa pun kapan saja tanpa pemberitahuan. Intel tidak bertanggung jawab atau berkewajiban yang timbul dari aplikasi atau penggunaan informasi, produk, atau layanan apa pun yang dijelaskan di sini kecuali secara tegas disetujui secara tertulis oleh Intel. Pelanggan Intel disarankan untuk mendapatkan spesifikasi perangkat versi terbaru sebelum mengandalkan informasi yang dipublikasikan dan sebelum melakukan pemesanan produk atau layanan. *Nama dan merek lain dapat diklaim sebagai milik orang lain.
| Akronim | Ekspansi | Keterangan |
| MPF | Pabrik Properti Memori | MPF adalah Basic Building Block (BBB) yang dapat digunakan AFU untuk menyediakan operasi pembentukan lalu lintas CCI-P untuk transaksi dengan FIU. |
| Pesan | Pesan | Pesan – pemberitahuan kontrol |
| Bahasa Inggris NLB | Loopback Asli | NLB melakukan membaca dan menulis ke link CCI-P untuk menguji konektivitas dan throughput. |
| RdLine_I | Baris Baca Tidak Valid | Permintaan Baca Memori, dengan petunjuk cache FPGA diatur ke tidak valid. Saluran tidak di-cache di FPGA, tetapi dapat menyebabkan polusi cache FPGA.
Catatan: Cache tag melacak status permintaan untuk semua permintaan luar biasa di Intel Ultra Path Interconnect (Intel UPI). Oleh karena itu, meskipun RdLine_I ditandai tidak valid setelah selesai, ini menggunakan cache tag sementara untuk melacak status permintaan melalui UPI. Tindakan ini dapat mengakibatkan pengusiran baris cache, yang mengakibatkan polusi cache. Advantage menggunakan RdLine_I adalah tidak dilacak oleh direktori CPU; sehingga mencegah pengintaian dari CPU. |
| RdLine-S | Baca Baris Dibagikan | Permintaan baca memori dengan petunjuk cache FPGA disetel untuk dibagikan. Upaya dilakukan untuk menyimpannya di cache FPGA dalam status bersama. |
| WrLine_I | Baris Tulis Tidak Valid | Permintaan Tulis Memori, dengan petunjuk cache FPGA diatur ke Invalid. FIU menulis data tanpa bermaksud menyimpan data dalam cache FPGA. |
| WrLine_M | Baris Tulis Dimodifikasi | Permintaan Tulis Memori, dengan petunjuk cache FPGA diatur ke Modifikasi. FIU menulis data dan meninggalkannya di cache FPGA dalam keadaan dimodifikasi. |
Glosarium Percepatan
Tabel 3. Tumpukan Akselerasi untuk CPU Intel Xeon® dengan Daftar Istilah FPGA
| Ketentuan | Singkatan | Keterangan |
| Intel Acceleration Stack untuk Intel Xeon® CPU dengan FPGA | Tumpukan Akselerasi | Kumpulan perangkat lunak, firmware, dan alat yang menyediakan konektivitas yang dioptimalkan kinerja antara Intel FPGA dan prosesor Intel Xeon. |
| Kartu Akselerasi yang Dapat Diprogram Intel FPGA (Intel FPGA PAC) | Intel FPGA PAC | kartu akselerator PCIe FPGA. Berisi Manajer Antarmuka FPGA (FIM) yang berpasangan dengan prosesor Intel Xeon melalui bus PCIe. |
Unit Fungsional Akselerator Loopback Asli (AFU)
Native Loopback (NLB) AFU Berakhirview
- NLB sample AFU terdiri dari satu set Verilog dan Sistem Verilog files untuk menguji baca dan tulis memori, bandwidth, dan latensi.
- Paket ini mencakup tiga AFU yang dapat Anda bangun dari sumber RTL yang sama. Konfigurasi kode sumber RTL Anda membuat AFU ini.
NLB Sample Fungsi Akselerator (AF)
$OPAE_PLATFORM_ROOT/hw/sampdirektori les menyimpan kode sumber untuk NLB berikutample AFU:
- nlb_mode_0
- nlb_mode_0_stp
- nlb_mode_3
Catatan: $DCP_LOC/hw/sampdirektori les menyimpan NLB sample kode sumber AFU untuk paket rilis 1.0.
Untuk memahami NLB sample Struktur kode sumber AFU dan cara membuatnya, rujuk ke salah satu Panduan Mulai Cepat berikut (bergantung pada Intel FPGA PAC mana yang Anda gunakan):
- Jika Anda menggunakan Intel PAC dengan Intel Arria® 10 GX FPGA, lihat Kartu Akselerasi IntelProgrammable dengan Intel Arria 10 GX FPGA.
- Jika Anda menggunakan Intel FPGA PAC D5005, lihat Panduan Mulai Cepat Intel Acceleration Stack untuk Intel FPGA Programmable Acceleration Card D5005.
Paket rilis menyediakan tiga s berikutampdaun daun:
- NLB mode 0 AF: membutuhkan utilitas hello_fpga atau fpgadiag untuk melakukan tes lpbk1.
- NLB mode 3 AF: membutuhkan utilitas fpgadiag untuk melakukan tes trupt, baca, dan tulis.
- Mode NLB 0 stp AF: membutuhkan utilitas hello_fpga atau fpgadiag untuk melakukan tes lpbak1.
Catatan: Nlb_mode_0_stp adalah AFU yang sama dengan nlb_mode_0 tetapi dengan fitur debug Signal Tap diaktifkan.
Utilitas fpgadiag dan hello_fpga membantu AF yang sesuai untuk mendiagnosis, menguji, dan melaporkan perangkat keras FPGA.
Perusahaan Intel. Seluruh hak cipta. Intel, logo Intel, dan merek Intel lainnya adalah merek dagang dari Intel Corporation atau anak perusahaannya. Intel menjamin kinerja produk FPGA dan semikonduktornya dengan spesifikasi terkini sesuai dengan garansi standar Intel, tetapi berhak untuk membuat perubahan pada produk dan layanan apa pun kapan saja tanpa pemberitahuan. Intel tidak bertanggung jawab atau berkewajiban yang timbul dari aplikasi atau penggunaan informasi, produk, atau layanan apa pun yang dijelaskan di sini kecuali secara tegas disetujui secara tertulis oleh Intel. Pelanggan Intel disarankan untuk mendapatkan spesifikasi perangkat versi terbaru sebelum mengandalkan informasi yang dipublikasikan dan sebelum melakukan pemesanan produk atau layanan. *Nama dan merek lain dapat diklaim sebagai milik orang lain.
Gambar 1. Native Loopback (nlb_lpbk.sv) Pembungkus Tingkat Atas
Tabel 4. NLB Files
| File Nama | Keterangan |
| nlb_lpbk.sv | Pembungkus tingkat atas untuk NLB yang memberi contoh pemohon dan arbiter. |
| wasit.sv | Membuat instance pengujian AF. |
| pemohon.sv | Menerima permintaan dari arbiter dan memformat permintaan sesuai dengan spesifikasi CCI-P. Juga menerapkan kontrol aliran. |
| nlb_csr.sv | Menerapkan register Kontrol dan Status (CSR) baca/tulis 64-bit. Register mendukung pembacaan dan penulisan 32-bit dan 64-bit. |
| nlb_gram_sdp.sv | Mengimplementasikan RAM port ganda generik dengan satu port tulis dan satu port baca. |
NLB adalah implementasi referensi dari AFU yang kompatibel dengan Intel Acceleration Stack untuk Intel Xeon CPU dengan FPGA Core Cache Interface (CCI-P) Reference Manual. Fungsi utama NLB adalah memvalidasi konektivitas host menggunakan pola akses memori yang berbeda. NLB juga mengukur bandwidth dan latensi baca/tulis. Tes bandwidth memiliki opsi berikut:
- 100% membaca
- 100% menulis
- 50% membaca dan 50% menulis
Informasi Terkait
- Intel Acceleration Stack Quick Start Guide untuk Intel Programmable Acceleration Card dengan Arria 10 GX FPGA
- Acceleration Stack untuk Intel Xeon CPU dengan FPGA Core Cache Interface (CCI-P) Reference Manual
- Panduan Memulai Cepat Intel Acceleration Stack untuk Kartu Akselerasi yang Dapat Diprogram Intel FPGA D5005
Deskripsi Native Loopback Control dan Status Register
Tabel 5. Nama, Alamat dan Deskripsi CSR
| Alamat Byte (OPAE) | Kata Alamat (CCI-P) | Mengakses | Nama | Lebar | Keterangan |
| ukuran 0x0000 | ukuran 0x0000 | RO | DFH | 64 | Header Fitur Perangkat AF. |
| ukuran 0x0008 | ukuran 0x0002 | RO | AFU_ID_L | 64 | ID AF rendah. |
| ukuran 0x0010 | ukuran 0x0004 | RO | AFU_ID_H | 64 | ID AF tinggi. |
| ukuran 0x0018 | ukuran 0x0006 | Rp | CSR_DFH_RSVD0 | 64 | Wajib Dicadangkan 0. |
| ukuran 0x0020 | ukuran 0x0008 | RO | CSR_DFH_RSVD1 | 64 | Wajib Dicadangkan 1. |
| ukuran 0x0100 | ukuran 0x0040 | RW | CSR_SCRATCHPAD0 | 64 | Papan tulis mendaftar 0. |
| ukuran 0x0108 | ukuran 0x0042 | RW | CSR_SCRATCHPAD1 | 64 | Papan tulis mendaftar 2. |
| ukuran 0x0110 | ukuran 0x0044 | RW | CSR_AFU_DSM_BASE L | 32 | Menurunkan 32-bit dari alamat dasar DSM AF. 6 bit yang lebih rendah adalah 4×00 karena alamatnya disejajarkan dengan ukuran garis cache 64 byte. |
| ukuran 0x0114 | ukuran 0x0045 | RW | CSR_AFU_DSM_BASE H | 32 | 32-bit atas dari alamat basis DSM AF. |
| ukuran 0x0120 | ukuran 0x0048 | RW | CSR_SRC_ADDR | 64 | Mulai alamat fisik untuk buffer sumber. Semua permintaan baca menargetkan wilayah ini. |
| ukuran 0x0128 | 0x004A | RW | CSR_DST_ADDR | 64 | Mulai alamat fisik untuk buffer tujuan. Semua permintaan tulis menargetkan wilayah ini |
| ukuran 0x0130 | 0x004C | RW | CSR_NUM_LINES | 32 | Jumlah baris cache. |
| ukuran 0x0138 | 0x004E | RW | CSR_CTL | 32 | Mengontrol aliran pengujian, memulai, menghentikan, memaksa penyelesaian. |
| ukuran 0x0140 | ukuran 0x0050 | RW | CSR_CFG | 32 | Mengonfigurasi parameter pengujian. |
| ukuran 0x0148 | ukuran 0x0052 | RW | CSR_INACT_THRESH | 32 | Batas ambang ketidakaktifan. |
| ukuran 0x0150 | ukuran 0x0054 | RW | CSR_INTERRUPT0 | 32 | SW mengalokasikan Interrupt APIC ID dan Vector ke perangkat. |
| Peta Offset DSM | |||||
| ukuran 0x0040 | ukuran 0x0010 | RO | DSM_STATUS | 32 | Status pengujian dan daftar kesalahan. |
Tabel 6. Bidang Bit CSR dengan Kelampsedikit
Tabel ini mencantumkan bidang bit CSR yang bergantung pada nilai CSR_NUM_LINES, . Di eksample di bawah = 14.
| Nama | Bidang Bit | Mengakses | Keterangan |
| CSR_SRC_ADDR | [63:] | RW | 2^(N+6)MB alamat yang disejajarkan mengarah ke awal buffer baca. |
| [-1:0] | RW | 0x0 adalah kode pos yang digunakan untuk merujuk ke halaman bantuan Google. | |
| CSR_DST_ADDR | [63:] | RW | 2^(N+6)MB alamat yang disejajarkan mengarah ke awal buffer tulis. |
| [-1:0] | RW | 0x0 adalah kode pos yang digunakan untuk merujuk ke halaman bantuan Google. | |
| CSR_NUM_LINES | [31:] | RW | 0x0 adalah kode pos yang digunakan untuk merujuk ke halaman bantuan Google. |
| lanjutan… | |||
| Nama | Bidang Bit | Mengakses | Keterangan |
| [-1:0] | RW | Jumlah baris cache untuk membaca atau menulis. Ambang batas ini mungkin berbeda untuk setiap AF pengujian.
Catatan: Pastikan buffer sumber dan tujuan cukup besar untuk menampung baris cache. CSR_NUM_LINES harus kurang dari atau sama dengan . |
|
| Untuk nilai berikut, asumsikan =14. Kemudian, CSR_SRC_ADDR dan CSR_DST_ADDR menerima 2^20 (0x100000). | |||
| CSR_SRC_ADDR | [31:14] | RW | Alamat selaras 1MB. |
| [13:0] | RW | 0x0 adalah kode pos yang digunakan untuk merujuk ke halaman bantuan Google. | |
| CSR_DST_ADDR | [31:14] | RW | Alamat selaras 1MB. |
| [13:0] | RW | 0x0 adalah kode pos yang digunakan untuk merujuk ke halaman bantuan Google. | |
| CSR_NUM_LINES | [31:14] | RW | 0x0 adalah kode pos yang digunakan untuk merujuk ke halaman bantuan Google. |
| [13:0] | RW | Jumlah baris cache untuk membaca atau menulis. Ambang batas ini mungkin berbeda untuk setiap AF pengujian.
Catatan: Pastikan buffer sumber dan tujuan cukup besar untuk menampung baris cache. |
|
Tabel 7. Bidang Bit CSR Tambahan
| Nama | Bidang Bit | Mengakses | Keterangan |
| CSR_CTL | [31:3] | RW | Disimpan. |
| [2] | RW | Penyelesaian uji paksa. Menulis bendera penyelesaian tes dan penghitung kinerja lainnya ke csr_stat. Setelah memaksakan penyelesaian pengujian, status perangkat keras identik dengan penyelesaian pengujian yang tidak dipaksakan. | |
| [1] | RW | Memulai eksekusi pengujian. | |
| [0] | RW | Reset tes rendah aktif. Saat rendah, semua parameter konfigurasi berubah ke nilai standarnya. | |
| CSR_CFG | [29] | RW | cr_interrupt_testmode menguji interupsi. Menghasilkan interupsi pada akhir setiap pengujian. |
| [28] | RW | cr_interrupt_on_error mengirim interupsi ketika ada kesalahan | |
| deteksi. | |||
| [27:20] | RW | cr_test_cfg mengonfigurasi perilaku setiap mode pengujian. | |
| [13:12] | RW | cr_chsel memilih saluran virtual. | |
| [10:9] | RW | cr_rdsel mengonfigurasi jenis permintaan baca. Pengkodean memiliki | |
| nilai valid berikut: | |||
| • 1'b00: RdLine_S | |||
| • 2'b01: RdLine_I | |||
| • 2'b11: Modus campuran | |||
| [8] | RW | cr_delay_en memungkinkan penyisipan penundaan acak di antara permintaan. | |
| [6:5] | RW | Mengonfigurasi mode uji, cr_multiCL-len. Nilai yang valid adalah 0,1, dan 3. | |
| [4:2] | RW | cr_mode, mengonfigurasi mode uji. Nilai berikut ini valid: | |
| • 3'b000: LPBK1 | |||
| • 3'b001: Baca | |||
| • 3'b010: Tulis | |||
| • 3'b011: TRPUT | |||
| lanjutan… | |||
| Nama | Bidang Bit | Mengakses | Keterangan |
| Untuk informasi lebih lanjut tentang mode uji, lihat Mode Tes topik di bawah ini. | |||
| [1] | RW | c_cont memilih rollover pengujian atau penghentian pengujian.
• Saat 1'b0, tes berakhir. Memperbarui status CSR kapan Hitungan CSR_NUM_LINES tercapai. • Saat 1'b1, tes bergulir ke alamat awal setelah mencapai hitungan CSR_NUM_LINES. Dalam mode rollover, pengujian berakhir hanya jika ada kesalahan. |
|
| [0] | RW | cr_wrthru_en beralih antara jenis permintaan WrLine_I dan Wrline_M.
• 1'b0: WrLine_M • 1'b1: WrLine_I |
|
| CSR_INACT_THRESHOLD | [31:0] | RW | Batas ambang ketidakaktifan. Mendeteksi durasi terhenti selama uji coba. Menghitung jumlah siklus diam berturut-turut. Jika jumlah ketidakaktifan
> CSR_INACT_THRESHOLD, tidak ada permintaan yang dikirim, tidak ada tanggapan diterima, dan sinyal inact_timeout diatur. Menulis 1 ke CSR_CTL[1] akan mengaktifkan penghitung ini. |
| CSR_INTERRUPT0 | [23:16] | RW | Nomor Vektor Interupsi untuk perangkat. |
| [15:0] | RW | apic_id adalah OD APIC untuk perangkat. | |
| DSM_STATUS | [511:256] | RO | Mode Uji bentuk dump kesalahan. |
| [255:224] | RO | Akhiri Overhead. | |
| [223:192] | RO | Mulai Overhead. | |
| [191:160] | RO | Jumlah Tulisan. | |
| [159:128] | RO | Jumlah Bacaan. | |
| [127:64] | RO | Jumlah Jam. | |
| [63:32] | RO | Daftar kesalahan uji. | |
| [31:16] | RO | Bandingkan dan tukarkan penghitung keberhasilan. | |
| [15:1] | RO | ID unik untuk setiap penulisan status DSM. | |
| [0] | RO | Bendera penyelesaian tes. |
Mode Tes
CSR_CFG[4:2] mengonfigurasi mode pengujian. Empat tes berikut tersedia:
- LPBK1: Ini adalah tes salinan memori. AF menyalin CSR_NUM_LINES dari buffer sumber ke buffer tujuan. Setelah pengujian selesai, perangkat lunak membandingkan buffer sumber dan tujuan.
- Membaca: Tes ini menekankan jalur baca dan mengukur bandwidth atau latensi baca. AF membaca CSR_NUM_LINES mulai dari CSR_SRC_ADDR. Ini hanya uji bandwidth atau latensi. Itu tidak memverifikasi data yang dibaca.
- Menulis: Tes ini menekankan jalur tulis dan mengukur bandwidth atau latensi tulis. AF membaca CSR_NUM_LINES mulai dari CSR_SRC_ADDR. Ini hanya uji bandwidth atau latensi. Itu tidak memverifikasi data yang ditulis.
- KETERANGAN: Tes ini menggabungkan membaca dan menulis. Bunyinya CSR_NUM_LINES mulai dari lokasi CSR_SRC_ADDR dan tulis CSR_NUM_LINES ke CSR_SRC_ADDR. Ini juga mengukur bandwidth baca dan tulis. Tes ini tidak memeriksa data. Membaca dan menulis tidak memiliki ketergantungan
Tabel berikut menunjukkan pengkodean CSR_CFG untuk empat pengujian. Kumpulan tabel ini dan CSR_NUM_LINES, =14. Anda dapat mengubah jumlah baris cache dengan memperbarui register CSR_NUM_LINES.
Tabel 8. Mode Uji
Diagnostik FPGA: fpgadiag
Utilitas fpgadiag mencakup beberapa pengujian untuk mendiagnosis, menguji, dan melaporkan perangkat keras FPGA. Gunakan utilitas fpgadiag untuk menjalankan semua mode pengujian. Untuk informasi selengkapnya tentang penggunaan utilitas fpgadiag, lihat bagian fpgadiag di Panduan Alat Open Programmable Acceleration Engine (OPAE).
Alur Tes NLB Mode0 Hello_FPGA
- Perangkat lunak menginisialisasi Memori Status Perangkat (DSM) ke nol.
- Perangkat lunak menulis alamat DSM BASE ke AFU. CSR Tulis(DSM_BASE_H), CSRTulis(DSM_BASE_L)
- Perangkat lunak menyiapkan buffer memori sumber dan tujuan. Persiapan ini khusus untuk ujian.
- Perangkat lunak menulis CSR_CTL[2:0]= 0x1. Penulisan ini membawa tes keluar dari reset dan ke mode konfigurasi. Konfigurasi hanya dapat dilanjutkan bila CSR_CTL[0]=1 & CSR_CTL[1]=1.
- Perangkat lunak mengonfigurasi parameter pengujian, seperti src, destaddress, csr_cfg, num lines, dan seterusnya.
- CSR perangkat lunak menulis CSR_CTL[2:0]= 0x3. AF memulai eksekusi pengujian.
- Penyelesaian tes:
- Perangkat keras selesai saat pengujian selesai atau mendeteksi kesalahan. Setelah selesai, AF perangkat keras memperbarui DSM_STATUS. Polling perangkat lunak DSM_STATUS[31:0]==1 untuk mendeteksi penyelesaian pengujian.
- Perangkat lunak dapat memaksa penyelesaian pengujian dengan menulis tulisan CSR CSR_CTL[2:0]=0x7. AF perangkat keras memperbarui DSM_STATUS.
Riwayat Revisi Dokumen untuk Panduan Pengguna Native Loopback Accelerator Functional Unit (AFU).
| Versi Dokumen | Percepatan Intel Versi Tumpukan | Perubahan |
| 2019.08.05 | 2.0 (didukung dengan Intel
Edisi Quartus Prime Pro 18.1.2) dan 1.2 (didukung dengan Intel Quartus Prime Pro Edisi 17.1.1) |
Menambahkan dukungan untuk platform Intel FPGA PAC D5005 dalam rilis saat ini. |
| 2018.12.04 | 1.2 (didukung dengan Intel
Quartus® Prime Pro Edisi 17.1.1) |
Pelepasan pemeliharaan. |
| 2018.08.06 | 1.1 (didukung dengan Intel
Edisi Quartus Prime Pro 17.1.1) dan 1.0 (didukung dengan Intel Quartus Prime Pro Edisi 17.0.0) |
Memperbarui lokasi kode sumber untuk NLB sample AFU di NLB Sample Fungsi Akselerator (AF) bagian. |
| 2018.04.11 | 1.0 (didukung dengan Intel
Quartus Prime Pro Edisi 17.0.0) |
Rilis awal. |
Perusahaan Intel. Seluruh hak cipta. Intel, logo Intel, dan merek Intel lainnya adalah merek dagang dari Intel Corporation atau anak perusahaannya. Intel menjamin kinerja produk FPGA dan semikonduktornya dengan spesifikasi terkini sesuai dengan garansi standar Intel, tetapi berhak untuk membuat perubahan pada produk dan layanan apa pun kapan saja tanpa pemberitahuan. Intel tidak bertanggung jawab atau berkewajiban yang timbul dari aplikasi atau penggunaan informasi, produk, atau layanan apa pun yang dijelaskan di sini kecuali secara tegas disetujui secara tertulis oleh Intel. Pelanggan Intel disarankan untuk mendapatkan spesifikasi perangkat versi terbaru sebelum mengandalkan informasi yang dipublikasikan dan sebelum melakukan pemesanan produk atau layanan. *Nama dan merek lain dapat diklaim sebagai milik orang lain.
Dokumen / Sumber Daya
 |
Intel Native Loopback Accelerator Functional Unit (AFU) [Bahasa Indonesia:] Panduan Pengguna Unit Fungsional Akselerator Loopback Asli AFU, Loopback Asli, Unit Fungsional Akselerator AFU, Unit Fungsional AFU |
