Pengontrol Perangkat MICROCHIP v2.3 Gen 2
Perkenalan
IP pelatihan generik CoreRxIODBitAlign ini digunakan dalam blok pengaturan IO di jalur Rx untuk Penyelarasan Bit, terlepas dari data atau protokol yang digunakan. CoreRxIODBitAlign memungkinkan Anda untuk menyesuaikan penundaan di jalur data relatif terhadap jalur jam.
Ringkasan CoreRxIODBitAlign
| Inti Versi | Dokumen ini berlaku untuk CoreRxIODBitAlign v2.3 |
| Perangkat yang Didukung | CoreRxIODBitAlign mendukung keluarga berikut: |
| Keluarga | • SoC PolarFire® |
| • Api Kutub | |
| Catatan: Untuk informasi tambahan, kunjungi halaman produk | |
| Alur Alat yang Didukung | Membutuhkan Libero® SoC v12.0 atau rilis yang lebih baru |
| Antarmuka yang Didukung | — |
| Lisensi | CoreRxIODBitAlign tidak memerlukan lisensi |
| Petunjuk Instalasi | CoreRxIODBitAlign harus diinstal ke Katalog IP perangkat lunak Libero SoC secara otomatis, melalui fungsi pembaruan Katalog IP di perangkat lunak Libero SoC, atau diunduh secara manual dari katalog. Setelah inti IP diinstal di Katalog IP perangkat lunak Libero SoC, inti tersebut dikonfigurasi, dibuat, dan diwujudkan dalam SmartDesign untuk disertakan dalam proyek Libero. |
| Pemanfaatan Perangkat dan
Pertunjukan |
Ringkasan informasi pemanfaatan dan kinerja untuk CoreRxIODBitAlign tercantum dalam 8. Pemanfaatan Perangkat dan Kinerjarbentuk |
Informasi Log Perubahan CoreRxIODBitAlign
Bagian ini memberikan penjelasan yang komprehensifview fitur-fitur baru yang disertakan, dimulai dengan rilis terbaru. Untuk informasi lebih lanjut tentang masalah yang telah diatasi, lihat bagian 7. Masalah yang Telah Diatasi.
| CoreRxIODBitMenyelaraskan Bahasa Inggris v2.3 | Apa itu Baru • Diperbarui untuk mekanisme pelatihan berbasis MIPI |
| CoreRxIODBitMenyelaraskan Bahasa Inggris v2.2 | Apa yang Baru • Menambahkan informasi penundaan Ketukan MATA Kiri dan Kanan di modul atas |
Fitur
CoreRxIODBitAlign memiliki fitur-fitur berikut:
- Mendukung Penyelarasan Bit dengan Lebar Mata yang Berbeda 1–7
- Mendukung berbagai Mode Fabric Double Data Rate (DDR) 2/4/3p5/5
- Mendukung mekanisme Lewati dan Mulai Ulang/Tahan
- Mendukung pelatihan Antarmuka Prosesor Industri Seluler (MIPI) melalui pensinyalan LP Awal Bingkai
- Mendukung 256 Penundaan Ketuk untuk Penyelarasan Bit
Deskripsi Fungsional
CoreRxIODBitAlign dengan Antarmuka Rx IOD
Gambar berikut menunjukkan diagram blok tingkat tinggi dari CoreRxIODBitAlign.
- Deskripsi mengacu pada CoreRxIODBitAlign yang mendukung PolarFire® dan perangkat PolarFire SoC.
- CoreRxIODBitAlign melakukan pelatihan dan juga bertanggung jawab untuk menghubungkan perangkat IO Digital (IOD) dan IO Gearing (IOG) untuk mendukung sebagai sumber dinamis dengan menyesuaikan penundaan untuk menangkap data dengan benar.
- Alur mekanisme pelatihan lengkap dijelaskan di bagian 5. Diagram Waktu.
- CoreRxIODBitAlign secara dinamis mendukung penambahan atau penghapusan penundaan dari jalur data relatif terhadap jalur jam. Di sini, Antarmuka RX_DDRX_DYN menyediakan kontrol ke CoreRxIODBitAlign untuk melakukan pelatihan margin jam-ke-data dengan menambahkan penundaan ketuk ke arah atas. CoreRxIODBitAlign, pada gilirannya, untuk review (setiap penambahan penundaan ketukan), menyimpan tanda status umpan balik dari Antarmuka RX_DDRX_DYN.
- CoreRxIODBitAlign melanjutkan pelatihan untuk setiap penambahan ketukan hingga Antarmuka RX_DDRX_DYN mencapai kondisi di luar jangkauan.
- Terakhir, CoreRxIODBitAlign menyapu semua tanda status umpan balik. Langkah ini mengoptimalkan dan menghitung penyelarasan bit data agar berpusat pada sudut 90 derajat dari tepi clock.
- Penundaan ketukan yang dihitung akhir dimuat dalam Antarmuka RX_DDRX_DYN untuk menyelesaikan pelatihan penyelarasan bit.
- Fitur-fitur yang didukung oleh CoreRxIODBitAlign tercantum secara rinci sebagai berikut.
Mekanisme Pelatihan Ulang Dinamis
- CoreRxIODBitAlign terus memantau tanda Status Umpan Balik (IOD_EARLY/IOD_LATE) dan memeriksa apakah tanda tersebut berubah.
- IP terlebih dahulu menyesuaikan ketukan yang dihitung sebelumnya dengan +/- 4 ketukan ke arah atas atau bawah. Bahkan kemudian, jika bendera berubah, IP memicu kembali pelatihan.
Mekanisme Penahan (Ajukan Pertanyaan)
- Fitur ini digunakan saat pelatihan perlu berada dalam status Hold. BIT_ALGN_HOLD adalah input berbasis level tinggi yang aktif dan harus ditetapkan sebagai hold dan dibatalkan untuk melanjutkan pelatihan.
- Parameter HOLD_TRNG harus ditetapkan ke 1 dalam konfigurator untuk mengaktifkan fitur ini. Parameter ini ditetapkan ke 0 secara default.
Mekanisme Restart (Ajukan Pertanyaan)
- Fitur ini digunakan untuk memulai ulang pelatihan. Untuk memulai ulang pelatihan, input BIT_ALGN_RSTRT harus ditetapkan untuk satu pulsa clock Serial Clock (SCLK).
- Ini memulai pengaturan ulang lunak IP, yang mengatur ulang BIT_ALGN_DONE ke 0 dan BIT_ALGN_START ke 1.
Mekanisme Lewati (Ajukan Pertanyaan)
- Fitur ini digunakan saat pelatihan tidak diperlukan, dan pelatihan lengkap dapat dilewati. BIT_ALGN_SKIP adalah input berbasis level tinggi yang aktif dan harus ditetapkan untuk melewati pelatihan lengkap.
- Parameter SKIP_TRNG harus ditetapkan ke 1 dalam konfigurator untuk mengaktifkan fitur ini. Parameter ini ditetapkan ke 0 secara default.
Mekanisme Pelatihan Berbasis MIPI (Ajukan Pertanyaan)
- Parameter MIPI_TRNG harus ditetapkan ke 1 dalam konfigurator untuk mengaktifkan fitur ini. Jika ditetapkan, maka port input LP_IN ditambahkan ke CoreRxIODBitAlign.
- IP mendeteksi tepi jatuh dari port masukan LP_IN, yang menunjukkan awal bingkai yang valid untuk memulai pelatihan.
Parameter CoreRxIODBitAlign dan Sinyal Antarmuka
Parameter GUI Konfigurasi (Ajukan Pertanyaan)
Tidak ada parameter konfigurasi untuk rilis inti ini.
Pelabuhan (Ajukan Pertanyaan)
Tabel berikut mencantumkan sinyal masukan dan keluaran yang digunakan dalam desain CoreRxIODBitAlign.
Tabel 3-1. Sinyal Masukan dan Keluaran
| Sinyal | Arah | Lebar port (bit) | Keterangan |
| Jam Dan Mengatur ulang | |||
| SUTRA | Masukan | 1 | Jam kain |
| PLL_LOCK | Masukan | 1 | Kunci PLL |
| MENGATUR ULANG | Masukan | 1 | Reset asinkron Aktif-Rendah |
| Bus Data dan Kontrol | |||
| IOD_AWAL | Masukan | 1 | Monitor mata data tanda awal |
| IOD_TERLAMBAT | Masukan | 1 | Monitor mata data bendera terlambat |
| IOD_OOR | Masukan | 1 | Monitor mata data di luar jangkauan bendera untuk jalur tunda |
| BIT_ALGN_MATA_MASUK | Masukan | 3 | Pengguna mengatur lebar monitor mata data |
| BIT_ALGN_RSTRT | Masukan | 1 | Pelatihan Bit Align restart (Pernyataan berbasis pulsa) 1— Pelatihan Restart 0— Tidak ada Pelatihan Restart |
| BIT_ALGN_CLR_FLGS | Keluaran | 1 | Hapus Bendera Awal atau Akhir |
| BEBAN_ALGN_BIT | Keluaran | 1 | Muat default |
| SEDIKIT_ALGN_DIR | Keluaran | 1 | Tunda arah garis ke atas atau ke bawah 1— Atas (bertambah 1 ketukan) 0— Bawah (berkurang 1 ketukan) |
| BIT_ALGN_PINDAH | Keluaran | 1 | Meningkatkan penundaan pada pulsa bergerak |
| BIT_SELARAI_MELEWATI | Masukan | 1 | Lewati pelatihan Bit Align (Pernyataan berdasarkan level)
1— Lewati pelatihan dan hanya berlaku jika parameter SKIP_TRNG disetel ke 1 0— Pelatihan harus berjalan seperti biasa |
| BIT_SELARAI_TAHAN | Masukan | 1 | Pelatihan Bit Align Hold (Pernyataan berbasis level)
1— Tahan pelatihan dan hanya berlaku ketika parameter HOLD_TRNG diatur ke 1 0— Pelatihan harus berjalan seperti biasa |
| BIT_MENYELARASKAN_KESALAHAN | Keluaran | 1 | Kesalahan pelatihan Bit Align (Pernyataan berbasis level) 1— Kesalahan 0— Tidak Ada Kesalahan |
| BIT_ALGN_MULAI | Keluaran | 1 | Pelatihan Bit Align dimulai (Pernyataan berdasarkan level) 1— Dimulai 0— Belum dimulai |
| BIT_ALGN_SELESAI | Keluaran | 1 | Pelatihan Bit Align selesai (Pernyataan berdasarkan level) 1— Selesai 0— Belum selesai |
| Sinyal | Arah | Lebar port (bit) | Keterangan |
| LP_DI DALAM | Masukan | 1 | Pelatihan kerangka kerja berbasis MIPI (Pernyataan berbasis level)
1— Sinyal Aktif-Rendah harus menyatakan rendah untuk menunjukkan dimulainya bingkai dan harus ditegaskan hanya pada akhir bingkai. 0— Pelatihan harus berjalan seperti biasa dan sinyal ini harus diikat rendah secara internal. |
| DEM_BIT_ALGN_TAPDLY | Keluaran | 8 | Penundaan TAP yang dihitung dan berlaku setelah BIT_ALGN_DONE ditetapkan tinggi oleh IP. |
| RX_BIT_ALIGN_KIRI_MENANG | Keluaran | 8 | Nilai monitor mata kiri data
Catatan: Nilai-nilai tersebut hanya berlaku jika output BIT_ALGN_DONE ditetapkan ke 1 dan output BIT_ALGN_START ditetapkan ke 0. Jika parameter SKIP_TRNG ditetapkan, maka akan mengembalikan 0. |
| RX_BIT_MENYELARASKAN_RGHT_MENANG | Keluaran | 8 | Nilai monitor mata data kanan
Catatan: Nilai-nilai tersebut hanya berlaku jika output BIT_ALGN_DONE ditetapkan ke 1 dan output BIT_ALGN_START ditetapkan ke 0. Jika parameter SKIP_TRNG ditetapkan, maka akan mengembalikan 0. |
Menerapkan CoreRxIODBitAlign di Libero Design Suite
Desain Cerdas (Ajukan Pertanyaan)
- CoreRxIODBitAlign sudah terpasang sebelumnya di lingkungan desain penyebaran IP SmartDesign. Gambar berikut menunjukkan contohample dari CoreRxIODBitAlign yang diwujudkan.
- Inti dikonfigurasi menggunakan jendela konfigurasi di SmartDesign, seperti yang ditunjukkan pada Gambar 4-2.
- Untuk informasi lebih lanjut tentang penggunaan SmartDesign untuk membuat instance dan menghasilkan inti, lihat Panduan Pengguna SmartDesign.
Mengonfigurasi CoreRxIODBitAlign di SmartDesign (Ajukan Pertanyaan)
- Inti dikonfigurasi menggunakan GUI konfigurasi dalam SmartDesign seperti yang ditunjukkan pada gambar berikut.
Aliran Simulasi (Ajukan Pertanyaan)
- Bangku uji pengguna untuk CoreRxIODBitAlign disertakan dalam semua rilis.
- Untuk menjalankan simulasi, lakukan langkah berikut: pilih alur User Testbench di SmartDesign, lalu klik Simpan dan Hasilkan pada panel Hasilkan.
- User testbench dipilih melalui GUI Konfigurasi testbench inti. Saat SmartDesign membuat proyek Libero® SoC, ia menginstal user testbench files.
- Untuk menjalankan uji coba pengguna, tetapkan akar desain ke instansiasi CoreRxIODBitAlign di panel hierarki desain Libero SoC, lalu klik Simulasi di jendela Alur Desain Libero SoC.
- Ini memanggil ModelSim® dan secara otomatis menjalankan simulasi.
- Gambar berikut menunjukkan mantanampsubsistem simulasi. Ia menggunakan komponen IOG_IOD DDRX4 dan DDTX4 dalam mode loopback dengan CoreRxIODBitAlign untuk simulasi.
- Di sini, data PRBS yang dihasilkan dikirimkan oleh DDTX4 secara serial ke DDRX4 dan akhirnya, pemeriksa PRBS digunakan untuk memeriksa integritas data setelah pelatihan selesai.
Sintesis di Libero SoC (Ajukan Pertanyaan)
- Untuk menjalankan sintesis dengan konfigurasi yang dipilih dalam GUI konfigurasi, atur root desain dengan tepat. Di bawah Implement Design, di tab Design Flow, klik kanan pada Synthesize dan klik Run.
Tempat dan Rute di Libero SoC (Ajukan Pertanyaan)
- Setelah menetapkan root desain dengan tepat dan menjalankan Synthesis. Di bawah Implement Design pada tab Design Flow, klik kanan pada Place and Route, lalu klik Run.
Integrasi Sistem (Ajukan Pertanyaan)
- Bagian ini memberikan petunjuk untuk memudahkan integrasi CoreRxIODBitAlign.
- IOG Rx/Tx yang digunakan mendukung berbagai mode input dan output. Kecepatan data dan clock ini mungkin lebih lambat dan dalam beberapa kasus lebih cepat, berdasarkan karakterisasi silikon akhir.
- Tabel berikut mencantumkan data dan kecepatan jam.
Tabel 4-1. Data dan Kecepatan Jam
| Modus IOG | Arah | Rasio Gigi | Kecepatan Data IO Maksimum yang Diharapkan | IO Jam Kecepatan | Inti Jam Kecepatan | Tipe Data |
| DDRX4 | Masukan | 8:1 | Kecepatan 1600Mbps | Frekuensi 800 MHz | Frekuensi 200 MHz | Bahasa Inggris DDR |
Gambar berikut menunjukkan mantanample integrasi subsistem CoreRXIODBitAlign.
- Subsistem sebelumnya menggunakan komponen IOG_IOD DDRX4 dan DDTX4 dalam mode Loopback dengan CoreRxIODBitAlign untuk simulasi. Di sini, data PRBS yang dihasilkan dikirimkan oleh IOG_IOD_DDRTX4_0, secara serial ke IOG_IOD_DDRX4_PF_0.
- CoreRxIODBitAlign melakukan pelatihan (BIT_ALIGN_START ditetapkan ke 1, BIT_ALIGN_DONE ditetapkan ke 0) dengan komponen IOG_IOD_DDRX4_PF_0, dan akhirnya, setelah pelatihan selesai (BIT_ALIGN_START ditetapkan ke 0, BIT_ALIGN_DONE ditetapkan ke 1) pemeriksa PRBS digunakan untuk memeriksa integritas data.
Bangku Uji (Ajukan Pertanyaan)
- Sebuah testbench terpadu digunakan untuk memverifikasi dan menguji CoreRxIODBitAlign yang disebut testbench pengguna.
Uji Pengguna (Ajukan Pertanyaan)
- Uji coba pengguna disertakan dengan rilis CoreRxIODBitAlign yang memverifikasi beberapa fitur CoreRxIODBitAlign. Gambar berikut menunjukkan uji coba pengguna CoreRxIODBitAlign.
- Seperti yang ditunjukkan pada gambar sebelumnya, bangku uji pengguna terdiri dari Microchip DirectCore CoreRxIODBitAlign DUT, PRBS_GEN, PRBS_CHK, CCC, IOG_IOD_TX, dan IOG_IOD_RX untuk memverifikasi dalam mode Loopback.
- Rangkaian Pengkondisian Jam (CCC) menggerakkan CORE_CLK dan IO_CLK ketika jam stabil.
- PRBS_GEN mengarahkan data paralel ke IOG_IOD_TX, dan kemudian IOG_ID_RX menerima data serial secara paralel.
- DUT CoreRxIODBitAlign melakukan pelatihan dengan sinyal IOD_CTRL. Setelah pelatihan selesai, blok PRBS_CHK diaktifkan untuk memeriksa integritas data dari blok IOG_IOD_RX.
Penting: Bangku uji pengguna hanya mendukung konfigurasi tetap.
Diagram Waktu
- Bagian ini menjelaskan diagram waktu CoreRxIODBitAlign.
Diagram Waktu Pelatihan CoreRxIODBitAlign (Ajukan Pertanyaan)
- Diagram waktu berikut adalah contohample dari rangkaian pelatihan dengan parameter berikut.
- CoreRxIODBitAlign bekerja berdasarkan clock Fabric atau SCLK, atau OUT2_FABCLK_* dari komponen CCC atau PLL, dan komponen IOD PF_IOD_GENERIC_RX yang digunakan bekerja berdasarkan OUT*_HS_IO_CLK_* atau clock Bank atau BCLK untuk penyelarasan bit. Di sini, komponen IOD PF_IOD_GENERIC_RX menerima data serial untuk penyelarasan bit. Misalnyaample, jika laju data yang diperlukan adalah 1000 Mbps pada mode DDRx4 Fabric, maka OUT2_FABCLK_0 atau SCLK harus digerakkan dari komponen PLL atau CCC sebesar 125 MHz dan OUT0_HS_IO_CLK_0 atau BCLK ke PF_IOD_GENERIC_RX harus sebesar 500 MHz.
- CoreRxIODBitAlign memulai pelatihan setelah PLL_LOCK stabil dan berada pada level tinggi. Kemudian pelatihan dimulai dengan menempatkan BIT_ALGN_START pada level tinggi dan BIT_ALGN_DONE pada level rendah, lalu menempatkan output BIT_ALGN_LOAD untuk memuat pengaturan default dalam komponen PF_IOD_GENERIC_RX. BIT_ALGN_CLR_FLGS digunakan untuk menghapus tanda IOD_EARLY, IOD_LATE, dan BIT_ALGN_OOR.
- CoreRxIODBitAlign melanjutkan dengan BIT_ALGN_MOVE diikuti oleh BIT_ALGN_CLR_FLGS untuk setiap TAP dan mencatat tanda IOD_EARLY dan IOD_LATE. Setelah BIT_ALGN_OOR ditetapkan tinggi oleh komponen PF_IOD_GENERIC_RX, CoreRxIODBitAlign akan memindai tanda EARLY dan LATE yang terekam dan menemukan tanda Early dan Late yang optimal untuk menghitung penundaan TAP yang diperlukan untuk penyelarasan bit data dan clock.
- CoreRxIODBitAlign memuat penundaan TAP yang terhitung dan menggerakkan BIT_ALGN_START rendah dan BIT_ALGN_DONE tinggi untuk menunjukkan penyelesaian pelatihan.
- CoreRxIODBitAlign melanjutkan Pelatihan Ulang secara dinamis jika mendeteksi pernyataan umpan balik IOD_EARLY atau IOD_LATE yang bising dari komponen PF_IOD_GENERIC_RX. Di sini, BIT_ALGN_DONE disetel ulang dan didorong rendah dan BIT_ALGN_START didorong tinggi lagi oleh CoreRxIODBitAlign untuk menunjukkan dimulainya kembali pelatihan. Penghitung batas waktu ketika mencapai kondisi batas waktu, menegaskan BIT_ALGN_ERR di akhir pelatihan.
- CoreRxIODBitAlign juga menyediakan mekanisme restart bagi pengguna akhir untuk memulai kembali pelatihan kapan pun diperlukan. Input BIT_ALGN_RSTRT aktif-pulsa tinggi harus didorong tinggi, misalnyaample, delapan jam.
- Di sini BIT_ALGN_DONE diatur ulang dan digerakkan rendah, dan BIT_ALGN_START digerakkan tinggi lagi oleh CoreRxIODBitAlign, untuk menunjukkan dimulainya pelatihan yang baru.
- CoreRxIODBitAlign juga menyediakan mekanisme holding untuk menahan pelatihan di tengah. Di sini parameter HOLD_TRNG harus ditetapkan ke 1, lalu CoreRxIODBitAlign menggunakan input BIT_ALGN_HOLD dan harus menegaskan level aktif-tinggi hingga CoreRxIODBitAlign perlu menahan pelatihan lalu melanjutkan pelatihan setelah input BIT_ALGN_HOLD diturunkan.
Referensi Tambahan
- Bagian ini menyediakan daftar informasi tambahan.
- Untuk pembaruan dan informasi tambahan tentang perangkat lunak, perangkat, dan perangkat keras, kunjungi halaman Kekayaan Intelektual di Inti Kekayaan Intelektual FPGA Microchip.
Masalah yang Diketahui dan Solusinya (Ajukan Pertanyaan)
- Tidak ada batasan atau solusi yang diketahui pada CoreRxIODBitAlign v2.3.
Fitur dan Perangkat yang Dihentikan (Ajukan Pertanyaan)
- Tidak ada fitur dan perangkat yang dihentikan di CoreRxIODBitAlign v2.3.
Masalah yang Terselesaikan
- Tabel berikut mencantumkan semua masalah yang teratasi untuk berbagai rilis CoreRxIODbitAlign.
Tabel 7-1. Masalah yang Terselesaikan
| Melepaskan | Keterangan |
| 2.3 | Tidak ada masalah yang terselesaikan dalam rilis v2.3 ini |
| 2.2 | Tidak ada masalah yang terselesaikan dalam rilis v2.2 ini |
| 1.0 | Rilis Awal |
Pemanfaatan dan Kinerja Perangkat
Makro CoreRxIODBitAlign diimplementasikan dalam keluarga yang tercantum dalam tabel berikut.
Tabel 8-1. Pemanfaatan dan Kinerja Perangkat
| Perangkat Rincian | Bahasa Indonesia: FPGA Sumber daya | Performa (MHz) | |||
| Keluarga | Perangkat | DFF | LUT (Lut) | Logika Elemen | SUTRA |
| PolarFire® | MPF300TS | 788 | 1004 | 1432 | 261 |
| SoC PolarFire | MPF250TS | 788 | 1004 | 1416 | 240 |
- Penting: data pada tabel sebelumnya dicapai dengan menggunakan Libero® SoC v2023.2.
- Data pada tabel sebelumnya diperoleh menggunakan pengaturan sintesis dan tata letak yang umum.
- Parameter GUI konfigurasi tingkat atas berikut telah dimodifikasi dari nilai defaultnya.
- Berikut ini adalah nilai defaultnya:
- LEWATI_TRNG = 1
- TAHAN_TRNG = 1
- MIPI_TRNG = 1
- DEM_TAP_WIT_CNT_WIDTH = 3
- Berikut ini adalah batasan waktu yang digunakan untuk mencapai angka kinerja:
- SCLK = 200MHz
- Kelas Kecepatan = −1
- Throughput dihitung sebagai berikut: (Lebar bit/Jumlah siklus) × Kecepatan Jam (Kinerja).
Riwayat Revisi
Riwayat revisi menjelaskan perubahan yang diterapkan dalam dokumen. Perubahan dicantumkan berdasarkan revisi, dimulai dari publikasi terkini.
Tabel 9-1. Riwayat Revisi
| Revisi | Tanggal | Keterangan |
| B | 02/2024 | Berikut ini adalah daftar perubahan dalam revisi B dokumen:
• Diperbarui untuk CoreRxIODBitAlign v2.3 • Menambahkan informasi log Perubahan di bagian Pendahuluan • Diperbarui 8. Bagian Pemanfaatan dan Performa Perangkat • Menambahkan bagian 7. Masalah Terselesaikan |
| A | 03/2022 | Berikut daftar perubahan dokumen revisi A:
• Dokumen telah dimigrasikan ke template Microchip • Nomor dokumen diubah dari 50200861 menjadi DS50003255 |
| 3 | — | Berikut daftar perubahan dokumen revisi 3:
• Diperbarui untuk CoreRxIODBitAlign v2.2. • Memperbarui panduan pengguna untuk sinyal mata data kiri dan kanan di bagian atas. Untuk informasi tambahan, lihat Gambar 2-1 dan 3.2. Port. |
| 2 | — | Berikut daftar perubahan dokumen revisi 2:
• Diperbarui untuk CoreRxIODBitAlign v2.1. • Diperbarui: 2. Deskripsi Fungsional dan 5. Diagram Waktu. |
| 1 | — | Revisi 1.0 merupakan publikasi pertama dokumen ini. Dibuat untuk CoreRxIODBitAlign v2.0. |
Dukungan FPGA Microchip
- Grup produk Microchip FPGA mendukung produknya dengan berbagai layanan dukungan, termasuk Layanan Pelanggan, Pusat Dukungan Teknis Pelanggan, dan websitus, dan kantor penjualan di seluruh dunia.
- Pelanggan disarankan untuk mengunjungi sumber online Microchip sebelum menghubungi dukungan karena kemungkinan besar pertanyaan mereka telah terjawab.
- Hubungi Pusat Dukungan Teknis melalui websitus di www.microchip.com/dukungan. Sebutkan
- Nomor Bagian Perangkat FPGA, pilih kategori kasus yang sesuai, dan unggah desain files sambil membuat kasus dukungan teknis.
- Hubungi Layanan Pelanggan untuk dukungan produk non-teknis, seperti harga produk, peningkatan produk, informasi pembaruan, status pesanan, dan otorisasi.
- Dari Amerika Utara, hubungi 8002621060
- Dari seluruh dunia, hubungi 6503184460
- Faks, dari mana saja di dunia, 6503188044
Informasi Mikrochip
Microchip Weblokasi
- Microchip menyediakan dukungan online melalui websitus di www.microchip.com/. Ini websitus ini digunakan untuk membuat filedan informasi yang mudah diakses oleh pelanggan. Beberapa konten yang tersedia meliputi:
- Dukungan Produk – Lembar data dan ralat, catatan aplikasi dan sampprogram, sumber daya desain, panduan pengguna dan dokumen dukungan perangkat keras, rilis perangkat lunak terbaru dan perangkat lunak yang diarsipkan
- Dukungan Teknis Umum – Pertanyaan yang Sering Diajukan (FAQ), permintaan dukungan teknis, grup diskusi online, daftar anggota program mitra desain Microchip
- Bisnis Microchip – Panduan pemilih dan pemesanan produk, siaran pers Microchip terbaru, daftar seminar dan acara, daftar kantor penjualan Microchip, distributor, dan perwakilan pabrik
Layanan Pemberitahuan Perubahan Produk
- Layanan pemberitahuan perubahan produk Microchip membantu pelanggan tetap mengikuti perkembangan produk Microchip.
- Pelanggan akan menerima pemberitahuan email setiap kali ada perubahan, pembaruan, revisi, atau kesalahan terkait dengan keluarga produk atau alat pengembangan tertentu yang diminati.
- Untuk mendaftar, kunjungi www.microchip.com/pcn dan ikuti petunjuk pendaftaran.
Dukungan Pelanggan
- Pengguna produk Microchip dapat menerima bantuan melalui beberapa saluran:
- Distributor atau Perwakilan
- Kantor Penjualan Lokal
- Insinyur Solusi Tertanam (ESE)
- Dukungan Teknis
- Pelanggan harus menghubungi distributor, perwakilan, atau ESE mereka untuk mendapatkan dukungan. Kantor penjualan lokal juga tersedia untuk membantu pelanggan. Daftar kantor penjualan dan lokasi disertakan dalam dokumen ini.
- Dukungan teknis tersedia melalui websitus di: www.microchip.com/dukungan
Fitur Perlindungan Kode Perangkat Microchip
- Catatan berikut rincian fitur perlindungan kode pada produk Microchip.
- Produk mikrochip memenuhi spesifikasi yang tercantum dalam Lembar Data Mikrochip masing-masing.
- Microchip yakin bahwa rangkaian produknya aman jika digunakan sesuai tujuan, sesuai spesifikasi pengoperasian, dan dalam kondisi normal.
- Microchip menghargai dan secara agresif melindungi hak kekayaan intelektualnya. Upaya untuk melanggar fitur perlindungan kode produk Microchip sangat dilarang dan dapat melanggar Digital Millennium Copyright Act.
- Baik Microchip maupun produsen semikonduktor lainnya tidak dapat menjamin keamanan kodenya. Perlindungan kode tidak berarti kami menjamin produk tersebut “tidak dapat dipecahkan”.
- Perlindungan kode terus berkembang. Microchip berkomitmen untuk terus meningkatkan fitur perlindungan kode pada produk kami.
Pemberitahuan Hukum
- Publikasi ini dan informasi di dalamnya hanya dapat digunakan dengan produk Microchip, termasuk untuk merancang, menguji, dan mengintegrasikan produk Microchip dengan aplikasi Anda. Penggunaan informasi ini dengan cara lain melanggar ketentuan ini. Informasi mengenai aplikasi perangkat disediakan hanya untuk kenyamanan Anda dan dapat digantikan oleh pembaruan. Anda bertanggung jawab untuk memastikan bahwa aplikasi Anda memenuhi spesifikasi Anda. Hubungi kantor penjualan Microchip lokal Anda untuk mendapatkan dukungan tambahan atau, dapatkan dukungan tambahan di www.microchip.com/en-us/support/design-help/client-support-services.
- INFORMASI INI DISEDIAKAN OLEH MICROCHIP “SEBAGAIMANA ADANYA”. MICROCHIP TIDAK MEMBERIKAN PERNYATAAN ATAU JAMINAN APAPUN BAIK SECARA TERSURAT MAUPUN TERSIRAT, TERTULIS MAUPUN LISAN, BERDASARKAN HUKUM ATAU LAINNYA, YANG TERKAIT DENGAN INFORMASI TERMASUK NAMUN TIDAK TERBATAS PADA JAMINAN TERSIRAT TENTANG KETIDAKPELANGGARAN, KEMAMPUAN UNTUK DIPERDAGANGKAN, DAN KESESUAIAN UNTUK TUJUAN TERTENTU, ATAU JAMINAN YANG TERKAIT DENGAN KONDISI, KUALITAS, ATAU KINERJANYA.
- DALAM KEADAAN APA PUN MICROCHIP TIDAK BERTANGGUNG JAWAB ATAS KERUGIAN, KERUSAKAN, BIAYA, ATAU BEBAN TIDAK LANGSUNG, KHUSUS, HUKUMAN, INSIDENTAL, ATAU KONSEKUENSIAL DALAM BENTUK APA PUN TERKAIT DENGAN INFORMASI ATAU PENGGUNAANNYA, APAPUN PENYEBABNYA, MESKIPUN MICROCHIP TELAH DIBERITAHU DARI KEMUNGKINAN ATAU KERUSAKAN DAPAT DIPERKIRAKAN. SEJAUH DIIZINKAN OLEH HUKUM, TOTAL TANGGUNG JAWAB MICROCHIP ATAS SEMUA KLAIM DENGAN CARA APA PUN TERKAIT DENGAN INFORMASI ATAU PENGGUNAANNYA TIDAK AKAN MELEBIHI JUMLAH BIAYA, JIKA ADA, YANG TELAH ANDA BAYARKAN LANGSUNG KE MICROCHIP UNTUK INFORMASI.
- Penggunaan perangkat Microchip dalam aplikasi pendukung kehidupan dan/atau keselamatan sepenuhnya menjadi risiko pembeli, dan pembeli setuju untuk membela, mengganti kerugian, dan membebaskan Microchip dari segala kerusakan, klaim, tuntutan, atau biaya yang timbul dari penggunaan tersebut. Tidak ada lisensi yang diberikan, secara implisit atau sebaliknya, berdasarkan hak kekayaan intelektual Microchip apa pun kecuali dinyatakan lain.
Merek Dagang
- Nama dan logo Microchip, logo Microchip, Adaptec, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, logo Microsemi, PALING, PALING logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Desainer Prochip, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, Logo SST, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, dan XMEGA adalah merek dagang terdaftar dari Microchip Technology Incorporated di AS dan negara lain.
- AgileSwitch, ClockWorks, Perusahaan Solusi Kontrol Tertanam, EtherSynch, Flashtec, Kontrol Kecepatan Hyper, Beban HyperLight, Libero, bangku motor, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld , TimeCesium, TimeHub, TimePictra, TimeProvider, dan ZL adalah merek dagang terdaftar dari Microchip Technology Incorporated di AS
- Penekanan Kunci Berdekatan, AKS, Analog-untuk-Zaman Digital, Kapasitor Apa Pun, AnyIn, AnyOut, Pengalihan Augmented, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Pencocokan Rata-Rata Dinamis , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, Pemrograman Serial Dalam Sirkuit, ICSP, INICnet, Paralel Cerdas, IntelliMOS, Konektivitas Antar-Chip, JitterBlocker, Knob-on-Display, MarginLink, maxCrypto, maksView, membran, Mindi, MiWi, MPASM, MPF, Logo Bersertifikat MPLAB, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Generasi Kode Omniscient, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O,
- peta sederhana, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Waktu Tepercaya, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewRentang, WiperLock,
- XpressConnect dan ZENA adalah merek dagang Microchip Technology Incorporated di AS dan negara lain.
- SQTP adalah merek layanan Microchip Technology Incorporated di Amerika Serikat
- Logo Adaptec, Frequency on Demand, Silicon Storage Technology, dan Symmcom adalah merek dagang terdaftar dari Microchip Technology Inc. di negara lain.
- GestIC adalah merek dagang terdaftar dari Microchip Technology Germany II GmbH & Co. KG, anak perusahaan Microchip Technology Inc., di negara lain.
- Semua merek dagang lain yang disebutkan di sini adalah milik dari masing-masing perusahaan.
- © 2024, Microchip Technology Incorporated dan anak perusahaannya. Seluruh hak cipta.
- Bahasa Indonesia: 9781668339879
Sistem Manajemen Mutu
- Untuk informasi mengenai Sistem Manajemen Mutu Microchip, silakan kunjungi www.microchip.com/kualitas.
Penjualan dan Layanan di Seluruh Dunia
| AMERIKA | ASIA/PASIFIK | ASIA/PASIFIK | EROPA |
| Perusahaan Kantor
2355 Barat Chandler Blvd. Chandler, AZ 85224-6199 Telp: Telepon: 480-792-7200 Dukungan Teknis: www.microchip.com/dukungan Web Alamat: www.microchip.com Kota Atlanta Duluth, Georgia Telp: Telepon: 678-957-9614 Austin, Texas Telp: Telepon: 512-257-3370 Kota Boston Westborough, MA Telp: Telepon: 774-760-0087 Bahasa Indonesia: Chicago Itasca, IL Telp: Telepon: 630-285-0071 Kota Dallas Addison, TX Telp: Telepon: 972-818-7423 Kota Detroit Baru, Michigan Telp: Telepon: 248-848-4000 Kota Houston, TX Telp: Telepon: 281-894-5983 Kota Indianapolis Noblesville, DI Telp: Telepon: 317-773-8323 Telp: Telepon: 317-536-2380 Kota Los Angeles Misi Viejo, CA Telp: Telepon: 949-462-9523 Telp: Telepon: 951-273-7800 Kota Raleigh, NC Telp: Telepon: 919-844-7510 Baru kota York, NY Telp: Telepon: 631-435-6000 San Jose, CA Telp: Telepon: 408-735-9110 Telp: Telepon: 408-436-4270 Kanada – Kota Toronto Telp: Telepon: 905-695-1980 |
Australia – Kota Sydney
Telp: 61-2-9868-6733 Cina – Beijing Telp: 86-10-8569-7000 Cina – Chengdu Telp: 86-28-8665-5511 Tiongkok – Chongqing Telp: 86-23-8980-9588 Cina – Dongguan Telp: 86-769-8702-9880 Cina – Guangzhou Telp: 86-20-8755-8029 Cina – Hangzhou Telp: 86-571-8792-8115 Cina – Hong Bahasa Inggris Kong Daerah Administratif Khusus Telp: 852-2943-5100 Cina – Nanjing Telp: 86-25-8473-2460 Cina – Qingdao Telp: 86-532-8502-7355 Cina – Shanghai Telp: 86-21-3326-8000 Cina – Shenyang Telp: 86-24-2334-2829 Cina – Shenzhen Telp: 86-755-8864-2200 Cina – Suzhou Telp: 86-186-6233-1526 Cina – Wuhan Telp: 86-27-5980-5300 Cina – Xian Telp: 86-29-8833-7252 Cina – Xiamen Telp: 86-592-2388138 Cina – Zhuhai Telp: 86-756-3210040 |
India – Bengaluru
Telp: 91-80-3090-4444 India-New Delhi Telp: 91-11-4160-8631 India – Kota Pune Telp: 91-20-4121-0141 Jepang – Osaka Telp: 81-6-6152-7160 Jepang – Tokyo Telp: 81-3-6880- 3770 Korea – Daegu Telp: 82-53-744-4301 Korea – Seoul Telp: 82-2-554-7200 Malaysia – Kuala Lumpur Telp: 60-3-7651-7906 Malaysia – Pulau Pinang Telp: 60-4-227-8870 Filipina – Kota Manila Telp: 63-2-634-9065 Singapura Telp: 65-6334-8870 Taiwan – Hsin Chu Telp: 886-3-577-8366 Taiwan – Kaohsiung Telp: 886-7-213-7830 Taiwan-Taipei Telp: 886-2-2508-8600 Thailand – Bangkok Telp: 66-2-694-1351 Vietnam-Ho Chi Minh Telp: 84-28-5448-2100 |
Austria – Wels
Telp: 43-7242-2244-39 Telp.: 43-7242-2244-393 Denmark – Kopenhagen Telp: 45-4485-5910 Telp.: 45-4485-2829 Finlandia – Bahasa Espoo Telp: 358-9-4520-820 Prancis – Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Jerman – Barching Telp: 49-8931-9700 Jerman – Haan Telp: 49-2129-3766400 Jerman – Kota Heilbronn Telp: 49-7131-72400 Jerman – Kota Karlsruhe Telp: 49-721-625370 Jerman – Kota Munchen Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Jerman – Rosenheim Telp: 49-8031-354-560 Israel – Ra'anana Telp: 972-9-744-7705 Italia – Milan Telp: 39-0331-742611 Telp.: 39-0331-466781 Italia – Padova Telp: 39-049-7625286 Belanda – Drunen Telp: 31-416-690399 Telp.: 31-416-690340 Norwegia – Kota Trondheim Telp: 47-72884388 Polandia – Warsaw Telp: 48-22-3325737 Rumania – Bukares Tel: 40-21-407-87-50 Spanyol – Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Swedia – Gothenburg Tel: 46-31-704-60-40 Swedia – Stockholm Telp: 46-8-5090-4654 Inggris – Wokingham Telp: 44-118-921-5800 Telp.: 44-118-921-5820 |
Dokumen / Sumber Daya
 |
Pengontrol Perangkat MICROCHIP v2.3 Gen 2 [Bahasa Indonesia:] Panduan Pengguna v2.3, v2.2, v2.3 Pengendali Perangkat Gen 2, v2.3, Pengendali Perangkat Gen 2, Pengendali Perangkat, Pengendali |
