Pengontrol FIFO Microsemi SmartFusion2 tanpa Panduan Pengguna Konfigurasi Memori
Perkenalan
Pengontrol FIFO tanpa Memori hanya menghasilkan logika pengontrol FIFO. Inti ini dimaksudkan untuk digunakan bersama dengan SRAM Besar Dua Port atau SRAM Mikro. Pengontrol FIFO tanpa Memori tidak tergantung pada kedalaman dan lebar aliran Blok RAM. Pengontrol FIFO tanpa Memori memiliki granularitas lokasi RAM tunggal dengan tanda kosong/penuh. Ini mendukung lebih banyak port status opsional untuk meningkatkan visibilitas dan kegunaan. Port opsional ini dijelaskan secara lebih rinci pada bagian di bawah ini. Dalam dokumen ini, kami menjelaskan bagaimana Anda dapat mengkonfigurasi Pengontrol FIFO tanpa instance Memori dan menentukan bagaimana sinyal dihubungkan.
1 Fungsionalitas
Tulis Kedalaman/Lebar dan Kedalaman/Lebar Baca
Kisaran kedalaman untuk setiap port adalah 1-99999. Kisaran lebar untuk setiap port adalah 1-999. Kedua port dapat dikonfigurasi secara independen untuk kedalaman dan lebar apa pun. (Kedalaman Tulis * Lebar Tulis) harus sama (Kedalaman Baca * Lebar Baca).
Jam Tunggal (CLK) atau Jam Tulis dan Baca Independen (WCLOCK, RCLOCK)
Pengontrol FIFO tanpa Memori menawarkan desain jam ganda atau tunggal. Desain jam ganda memungkinkan domain jam baca dan tulis independen. Operasi di domain baca sinkron dengan jam baca, dan operasi di domain tulis sinkron dengan jam tulis. Memilih opsi jam tunggal menghasilkan desain yang lebih sederhana, lebih kecil, dan lebih cepat. Konfigurasi default untuk Pengontrol FIFO tanpa Memori adalah Jam tunggal (CLK) untuk menggerakkan WCLOCK dan RCLOCK dengan jam yang sama. Hapus centang pada kotak Jam tunggal untuk menggerakkan jam independen (masing-masing untuk Tulis dan Baca). Polaritas Jam – Klik panah atas atau bawah untuk mengubah tepi aktif jam Tulis dan Baca Anda. Jika Anda menggunakan satu jam, Anda hanya dapat memilih pada CLK; jika Anda menggunakan jam independen, Anda dapat memilih polaritas WCLOCK dan RCLOCK.
Aktifkan Tulis (KAMI)
WE mengontrol kapan data tulis ditulis ke Alamat Tulis (MEMWADDR) RAM di tepi jam. Polaritas WE – Klik panah atas atau bawah untuk mengubah tepi aktif sinyal WE.
Baca Aktifkan (RE)
Menegaskan RE menyebabkan data RAM di lokasi alamat baca (MEMRADDR) terbaca. RE Polaritas – Klik panah atas atau bawah untuk mengubah tepi aktif sinyal RE.
Izinkan Menulis ketika FIFO Penuh
Pilih kotak centang ini untuk mengaktifkan FIFO untuk melanjutkan penulisan ketika sudah penuh. Nilai FIFO Anda yang ada akan ditimpa.
Izinkan membaca ketika FIFO Kosong
Pilih kotak centang ini untuk mengaktifkan FIFO untuk terus membaca ketika kosong.
Reset Asinkron (RESET)
Menegaskan sinyal RESET aktif-rendah akan mengatur ulang Pengontrol FIFO tanpa Memori. RESET Polaritas – Klik panah atas atau bawah untuk mengubah tepi aktif sinyal RESET.
Menghasilkan Bendera di Pengontrol FIFO tanpa Memori
Bendera di Pengontrol FIFO tanpa Memori dihasilkan sebagai berikut:
- Flag Penuh, Kosong, Hampir Penuh, dan Hampir Kosong merupakan keluaran terdaftar dari modul ini.
- Bendera Hampir Penuh dan Hampir Kosong adalah port opsional; Anda dapat mengatur nilai ambang batas secara statis atau dinamis.
- Untuk menetapkan nilai statis untuk ambang batas: hapus centang pada kotak di sebelah port AFVAL atau AEVAL; ini menonaktifkan port dan mengaktifkan kotak kontrol teks di sebelah port AFULL / AEMPTY. Masukkan ambang batas statis yang Anda inginkan ke dalam bidang ini.
– Untuk menetapkan nilai dinamis untuk ambang batas, pilih kotak centang di sebelah port AFVAL atau AEVAL, ini memungkinkan pembangkitan inti dengan satu atau kedua bus. Anda kemudian dapat secara dinamis memasukkan nilai ambang batas yang Anda inginkan. - Bendera Penuh ditegaskan pada jam yang sama dengan penulisan data yang mengisi FIFO.
- Bendera Kosong ditegaskan pada jam yang sama dengan pembacaan data terakhir dari FIFO.
- Bendera Hampir Penuh ditegaskan pada jam yang sama ketika ambang batas telah tercapai.
- Bendera Hampir Kosong dikibarkan pada jam yang sama ketika ambang batas telah tercapai. Misalnyaampmisalnya, jika Anda menentukan ambang batas hampir kosong sebesar 10, bendera tersebut menegaskan pada jam baca yang sama yang menyebabkan FIFO berisi 10 elemen.
2 Area dan Kecepatan di Pengontrol FIFO
Ukuran dan frekuensi pengoperasian Pengontrol FIFO bergantung pada konfigurasi dan fitur opsional yang diaktifkan; perhatikan bahwa:
- Desain jam tunggal akan lebih kecil dan lebih cepat; ini karena sinkronisasi dan encoder/decoder abu-abu tidak diperlukan.
- Kedalaman port yang bukan pangkat 2 akan menghasilkan desain yang lebih besar dan lebih lambat. Alasannya adalah optimasi logika terjadi untuk kedalaman power-of-2. Jadi, jika Anda membutuhkan FIFO 66 x 8, mungkin lebih majutagPenting untuk memilih kedalaman FIFO 64 atau 128 jika area dan/atau kecepatan menjadi perhatian.
3 Diagram Waktu
Operasi Tulis
Selama operasi tulis ketika sinyal WE ditegaskan, FIFO menyimpan nilai pada bus DATA ke dalam memori. Sinyal WACK ditegaskan setiap kali operasi penulisan yang berhasil terjadi pada FIFO. Jika FIFO terisi, tanda FULL ditegaskan yang menunjukkan bahwa tidak ada lagi data yang dapat ditulis. Bendera AFULL ditegaskan ketika jumlah elemen dalam FIFO sama dengan jumlah ambang batas. Jika operasi tulis dicoba saat FIFO penuh, sinyal OVERFLOW akan muncul pada siklus clock berikutnya, yang menunjukkan bahwa telah terjadi kesalahan. Sinyal OVERFLOW ditegaskan untuk setiap operasi tulis yang gagal. Sebagaiample diagram pewaktuan FIFO dengan konfigurasi kedalaman 4, nilai hampir penuh diatur ke 3, dan tepi jam naik ditunjukkan pada Gambar 3-1.
Baca Operasi
Selama operasi baca ketika sinyal RE ditegaskan, FIFO membaca nilai data ke bus Q dari memori. Data tersedia untuk klien dua siklus clock setelah penegasan RE, data ini disimpan di bus sampai RE berikutnya ditegaskan. Sinyal DVLD dinyatakan pada siklus clock yang sama dengan ketersediaan data. Oleh karena itu, logika klien dapat memantau sinyal DVLD untuk indikasi data yang valid. Namun, DVLD hanya menegaskan untuk siklus clock pertama bahwa data baru tersedia, sedangkan data sebenarnya mungkin masih ada di bus data. Jika FIFO dikosongkan maka tanda EMPTY ditegaskan untuk menunjukkan bahwa tidak ada lagi elemen data yang dapat dibaca. Bendera AEMPTY ditegaskan ketika jumlah elemen dalam FIFO sama dengan jumlah ambang batas yang ditetapkan. Jika operasi pembacaan dicoba saat FIFO kosong, sinyal UNDERFLOW dinyatakan pada siklus jam berikutnya yang menunjukkan bahwa telah terjadi kesalahan. Sinyal UNDERFLOW ditegaskan untuk setiap operasi baca yang gagal.
Sebagaiample diagram waktu FIFO dengan konfigurasi kedalaman 4, nilai hampir kosong diatur ke 1, dan tepi jam naik ditunjukkan pada Gambar 3-2.
Operasi dengan Rasio Aspek Variabel
FIFO dengan lebar aspek variabel memiliki konfigurasi kedalaman dan lebar yang berbeda untuk sisi tulis dan baca. Ada beberapa pertimbangan khusus saat menggunakan FIFO jenis ini:
Urutan data – Sisi tulis memiliki lebar lebih kecil dari sisi Baca: FIFO mulai menulis ke bagian paling kecil dari memori. (lihat diagram waktu di bawah)
- Urutan data – Sisi Tulis memiliki lebar lebih besar daripada sisi Baca, yaitu FIFO mulai membaca dari bagian memori yang paling tidak signifikan. Artinya jika kata pertama yang masuk ke sisi tulis adalah 0xABCD, maka kata yang terbaca di FIFO adalah 0xCD diikuti 0xAB.
- Pembuatan tanda penuh – LENGKAP ditegaskan ketika kata lengkap dari perspektif tulis tidak dapat ditulis. LENGKAP tidak ditegaskan hanya jika terdapat cukup ruang di FIFO untuk menulis kata lengkap dari rasio aspek tulis. (lihat diagram waktu pada Gambar 3-3)
- Pembuatan tanda kosong – KOSONG tidak ditegaskan hanya jika seluruh kata dari rasio aspek baca dapat dibacakan. KOSONG ditegaskan jika FIFO tidak berisi kata lengkap dari rasio aspek yang dibaca (lihat diagram waktu pada Gambar 3-3).
- Implikasi dari pembuatan tanda status adalah kemungkinan terdapat sebagian kata di FIFO yang mungkin tidak langsung terlihat di sisi baca. Misalnyaampmisalnya, pertimbangkan bila sisi tulis memiliki lebar lebih kecil dari sisi baca. Sisi tulis menulis 1 kata dan selesai. Dalam skenario jenis ini, aplikasi yang menggunakan FIFO harus mempertimbangkan apa yang diwakili oleh sebagian kata data.
- Jika sebagian kata data tidak dapat diproses di bagian hilir, maka tidak ada gunanya mengeluarkannya dari FIFO hingga mencapai kata penuh. Namun, jika sebagian kata dianggap valid dan dapat diproses di hilir dalam keadaan 'tidak lengkap', maka mekanisme lain perlu dirancang untuk menangani kondisi ini.
Gambar 3-3 mengilustrasikan kondisi dimana sisi tulis dikonfigurasikan memiliki lebar x4 dan sisi baca memiliki lebar x8.
4 Deskripsi Pelabuhan
Tabel 4-1 mencantumkan Pengontrol FIFO tanpa sinyal Memori di makro yang dihasilkan.
Dukungan Produk
Grup Produk SoC Microsemi mendukung produknya dengan berbagai layanan dukungan, termasuk Layanan Pelanggan, Pusat Dukungan Teknis Pelanggan, a websitus, surat elektronik, dan kantor penjualan di seluruh dunia. Apendiks ini berisi informasi tentang cara menghubungi Grup Produk SoC Microsemi dan menggunakan layanan dukungan ini.
Pelayanan pelanggan
Hubungi Layanan Pelanggan untuk dukungan produk non-teknis, seperti harga produk, peningkatan produk, informasi pembaruan, status pesanan, dan otorisasi.
Dari Amerika Utara, hubungi 800.262.1060 Dari seluruh dunia, hubungi 650.318.4460 Fax, dari mana saja di dunia, 408.643.6913
Pusat Dukungan Teknis Pelanggan
Grup Produk SoC Microsemi memiliki Pusat Dukungan Teknis Pelanggan dengan insinyur yang sangat terampil yang dapat membantu menjawab pertanyaan perangkat keras, perangkat lunak, dan desain Anda tentang Produk SoC Microsemi. Pusat Dukungan Teknis Pelanggan menghabiskan banyak waktu untuk membuat catatan aplikasi, jawaban atas pertanyaan siklus desain umum, dokumentasi masalah umum, dan berbagai FAQ. Jadi, sebelum Anda menghubungi kami, silakan kunjungi sumber daya online kami. Sangat mungkin kami telah menjawab pertanyaan Anda.
Dukungan Teknis
Kunjungi Dukungan Pelanggan weblokasi (www.microsemi.com/soc/support/search/default.aspx) untuk informasi dan dukungan lebih lanjut. Banyak jawaban tersedia di pencarian web sumber termasuk diagram, ilustrasi, dan link ke sumber lain di weblokasi.
Weblokasi
Anda dapat menelusuri berbagai informasi teknis dan non-teknis di halaman beranda SoC, di www.microsemi.com/soc.
Menghubungi Pusat Dukungan Teknis Pelanggan
Staf insinyur yang sangat terampil di Pusat Dukungan Teknis. Pusat Dukungan Teknis dapat dihubungi melalui email atau melalui Grup Produk SoC Microsemi weblokasi.
E-mail
Anda dapat mengomunikasikan pertanyaan teknis Anda ke alamat email kami dan menerima jawaban kembali melalui email, faks, atau telepon. Juga, jika Anda memiliki masalah desain, Anda dapat mengirim email desain Anda files untuk menerima bantuan. Kami terus memantau akun email sepanjang hari. Saat mengirimkan permintaan Anda kepada kami, pastikan untuk menyertakan nama lengkap, nama perusahaan, dan informasi kontak Anda untuk pemrosesan permintaan Anda secara efisien. Alamat email dukungan teknis adalah soc_tech@microsemi.com.
Kasus Saya
Pelanggan Grup Produk SoC Microsemi dapat mengirimkan dan melacak kasus teknis secara online dengan membuka Kasus Saya.
Di luar AS
Pelanggan yang membutuhkan bantuan di luar zona waktu AS dapat menghubungi dukungan teknis melalui email (soc_tech@microsemi.com) atau hubungi kantor penjualan setempat. Daftar kantor penjualan dapat ditemukan di www.microsemi.com/soc/company/contact/default.aspx.
Dukungan Teknis ITAR
Untuk dukungan teknis pada RH dan RT FPGA yang diatur oleh International Traffic in Arms Regulations (ITAR), hubungi kami melalui soc_tech_itar@microsemi.com. Atau, dalam Kasus Saya, pilih Ya di daftar drop-down ITAR. Untuk daftar lengkap Microsemi FPGA yang diatur ITAR, kunjungi ITAR web halaman.
Microsemi Corporate Headquarters One Enterprise, Aliso Viejo CA 92656 AS Di AS: +1 Telepon: 949-380-6100 Penjualan: +1 Telepon: 949-380-6136 Telp: +1 Telepon: 949-215-4996
Microsemi Corporation (NASDAQ: MSCC) menawarkan portofolio solusi semikonduktor yang komprehensif untuk: kedirgantaraan, pertahanan dan keamanan; perusahaan dan komunikasi; dan pasar industri dan energi alternatif. Produknya mencakup perangkat analog dan RF berperforma tinggi dan andal, sinyal campuran dan sirkuit terpadu RF, SoC yang dapat disesuaikan, FPGA, dan subsistem lengkap. Microsemi berkantor pusat di Aliso Viejo, California. Pelajari lebih lanjut di www.microsemi.com.
© 2012 Perusahaan Mikrosemi. Seluruh hak cipta. Microsemi dan logo Microsemi adalah merek dagang dari Microsemi Corporation. Semua merek dagang dan merek layanan lainnya adalah milik dari pemiliknya masing-masing.
Dokumen / Sumber Daya
 |
Pengontrol FIFO Microsemi SmartFusion2 tanpa Konfigurasi Memori [Bahasa Indonesia:] Panduan Pengguna Pengontrol FIFO SmartFusion2 tanpa Konfigurasi Memori, SmartFusion2, Pengontrol FIFO tanpa Konfigurasi Memori, Konfigurasi Memori |
